LMK1D2106L 双组 2 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器技术手册

LMK1D210xL 是一款低噪声双时钟缓冲器，可将一个输入分配给最多 2 （LMK1D2102L）、4 （LMK1D2104L）、6 （LMK1D2106L） 或 8 （LMK1D2108L） 个 LVDS 输出。输入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210xL 专为驱动 50Ω 传输线而设计。在单端模式下驱动输入时，向未使用的负输入引脚施加适当的偏置电压（见图8-8）。
*附件：lmk1d2106l.pdf

LMK1D210xL 缓冲器为不同的工作电源提供两种输出共模作（0.7V 和 1.2V）。该器件为直流耦合模式应用提供了设计灵活性。

AMP_SELA/AMP_SELB控制引脚可用于选择不同的输出幅度LVDS（350mV）或升压LVDS（500mV）。除了幅度选择外，还可以使用同一引脚禁用输出。

该器件还支持时钟和数字输入引脚的故障安全输入功能。该器件还集成了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

特性

• 高性能LVDS时钟缓冲器系列：高达2GHz
  • 双 1：2 差分缓冲器
  • 双 1：4 差分缓冲器
  • 双 1：6 差分缓冲器
  • 双 1：8 差分缓冲器
• 电源电压：1.71V 至 3.465V
• 双输出共模电压作：
  • 输出共模电压：1.8V电源电压时为0.7V。
  • 输出共模电压：2.5V/3.3V电源电压时为1.2V
• 低附加抖动：
  • < 1250.25MHz时，12kHz至20MHz（典型值为17fs RMS）
  • < 625MHz时，12kHz至20MHz（典型值为22fs RMS）
  • < 12kHz至20MHz（156.25MHz）时最大60fs RMS
  • 极低的本底相位噪声：-164dBc/Hz（典型值为156.25MHz）
• 极低的传播延迟：最大< 575ps
• 输出偏斜：
  • 最大15ps（LMK1D2102、LMK1D2104）
  • 最大20ps（LMK1D2106、LMK1D2106）
• 零件到零件偏斜：150ps
• 高摆幅LVDS（升压模式）：AMP_SELA时典型值为500mV VOD，AMP_SELB=浮动
• 使用 AMP_SELA 和 AMP_SELB 启用/禁用银行
• 故障安全输入作
• 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
• LVDS 基准电压，VAC_REF，可用于电容耦合输入
• 扩展的工业温度范围：–40°C 至 105°C

参数

方框图

‌1. 产品概述‌

• ‌型号系列‌：LMK1D2102L（双1:2）、LMK1D2104L（双1:4）、LMK1D2106L（双1:6）、LMK1D2108L（双1:8）。
• ‌核心功能‌：高性能LVDS时钟缓冲器，支持将1路输入分配至2/4/6/8路LVDS输出，适用于高速时钟分发场景。
• ‌关键特性‌：
  • ‌频率范围‌：最高支持2GHz输入频率。
  • ‌低附加抖动‌：典型值<17fs RMS（12kHz–20MHz@1250.25MHz）。
  • ‌供电电压‌：1.71V至3.465V，支持双输出共模电压（0.7V@1.8V，1.2V@2.5V/3.3V）。
  • ‌封装选项‌：VQFN封装（尺寸3mm×3mm至7mm×7mm）。

‌2. 主要应用领域‌

• 电信与网络设备
• 医疗成像系统
• 测试测量仪器
• 无线基础设施
• 专业音视频及数字标牌

‌3. 技术细节‌

‌3.1 电气特性‌

• ‌电源电流‌：
  • 全输出使能时：70mA（LMK1D2102L@100MHz）至160mA（LMK1D2108L@100MHz）。
  • 低功耗模式：50μA（输出禁用）。
• ‌输入兼容性‌：支持LVDS、LVPECL、LVCMOS、HCSL、CML信号。
• ‌输出特性‌：
  • 差分输出电压：250–650mV（可调幅度）。
  • 传播延迟：<575ps（最大值）。

‌3.2 热性能‌

• 结至环境热阻（RθJA）：
  • LMK1D2102L：48.7°C/W
  • LMK1D2108L：30.5°C/W

‌4. 功能模式与控制‌

• ‌输出使能/幅度选择‌：
  • 通过AMP_SELA/AMP_SELB引脚控制：
    • ‌逻辑0‌：350mV输出幅度。
    • ‌浮空‌：500mV输出幅度（默认）。
    • ‌逻辑1‌：关闭输出（省电模式）。
• ‌失效保护输入‌：支持输入信号在供电前驱动，避免器件损坏。

‌5. 设计建议‌

• ‌布局与散热‌：
  • 裸露焊盘需焊接至PCB地平面以优化散热。
  • 推荐使用多层板设计，高频旁路电容靠近电源引脚。
• ‌终端匹配‌：
  • LVDS输出建议100Ω差分终端电阻。
  • 未使用输出建议差分端接以减少噪声。

‌6. 典型应用示例‌

• ‌JESD204B/C时钟分发‌：
  • ADC时钟（491.52MHz）与SYSREF时钟（7.68MHz）同步分发。
  • 支持AC/DC耦合，适配不同接收器共模电压需求。

‌7. 文档支持‌

• 包含完整引脚定义、绝对最大额定值、时序图及封装尺寸。
• 提供热阻参数、焊盘布局示例及贴片钢网设计建议。