LMK04368-EP 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B/C 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于 JESD204B/C 应用,14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
*附件:lmk04368-ep.pdf
该器件可配置为在双PLL、单PLL或时钟分配模式下工作,无论是否生成SYSREF或重新时钟。PLL2可与内部或外部VCO一起工作。
高性能与在功耗和性能之间权衡的能力、双 VCO、动态数字延迟和保持等功能相结合,可以提供灵活的高性能时钟树。
特性
- 视频#:V62/23612
- 环境温度范围:–55°C 至 125°C
- 最大时钟输出频率:3255 MHz
- 多模:双 PLL、单 PLL 和时钟分配
- 6 GHz 外部 VCO 或分配输入
- 超低噪声,2500 MHz:
- 54 fs RMS 抖动(12 kHz 至 20 MHz)
- 64 fs RMS 抖动(100 Hz 至 20 MHz)
- –157.6 dBc/Hz 本底噪声
- 超低噪声,3200 MHz:
- 61 fs RMS 抖动(12 kHz 至 20 MHz)
- 67 fs RMS 抖动(100 Hz 至 100 MHz)
- –156.5 dBc/Hz 本底噪声
- PLL2
- PLL FOM 为 –230 dBc/Hz
- PLL 1/f 为 –128 dBc/Hz
- 相位检测器速率高达 320 MHz
- 两个集成VCO:2440至2600 MHz和2945至3255 MHz
- 多达 14 个差分器件时钟
- CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
- 多达 1 个缓冲 VCXO/XO 输出
- 1-1023 CLKOUT分频器
- 1-8191 SYSREF 分频器
- SYSREF时钟的25 ps步进模拟延迟
- 器件时钟和 SYSREF 的数字延迟和动态数字延迟
- PLL1 的保持模式
- PLL1 或 PLL2 的 0 延迟
- 高可靠性
- 受控基线
- 一个装配/测试站点
- 一个制造现场
- 延长产品生命周期
- 扩展产品变更通知
- 产品可追溯性
参数

方框图

- 产品概述
- LMK04368-EP是一款高性能时钟调节器,专为空间应用设计,支持JESD204B/C标准。
- 提供双PLL、单PLL和时钟分配模式,支持6 GHz外部VCO或分配输入。
- 关键特性包括超低噪声(54-fs RMS抖动@2500 MHz)、多模式操作和14个可配置差分时钟输出。
- 主要特性
- 频率范围:最大输出频率3255 MHz,支持宽温度范围(-55°C至125°C)。
- 噪声性能:
- 2500 MHz下:54-fs RMS抖动(12 kHz至20 MHz),噪声底-157.6 dBc/Hz。
- 3200 MHz下:61-fs RMS抖动(12 kHz至20 MHz),噪声底-156.5 dBc/Hz。
- PLL性能:PLL2支持高达320 MHz的相位检测速率,集成双VCO(2440-2600 MHz和2945-3255 MHz)。
- 应用场景
- 军事雷达、电子战、数据转换器时钟、无线基础设施等。
- 支持JESD204B/C系统,可驱动7个转换器或逻辑设备。
- 功能模块
- PLL1:用于低偏移抖动清除,支持冗余输入和频率保持。
- PLL2:提供频率乘法功能,支持内部或外部VCO。
- 时钟分配:14个可编程输出,支持CML、LVPECL、LVDS等多种格式。
- 封装与可靠性
- 封装类型:HTQFP(64引脚),尺寸10 mm × 10 mm。
- 高可靠性设计:包括扩展产品生命周期和严格的变更通知流程。
- 设计支持
- 提供TICS Pro和PLLatinum仿真工具,用于配置和优化设计。
- 支持多种输入/输出配置和同步功能(如SYSREF和SYNC)。
- 文档与资源
- 包含详细的数据表、应用笔记(如AN-912)和在线工具支持(如Clock Tree Architect)。
总结:LMK04368-EP是一款高性能、多功能的时钟调节器,适用于严苛环境和高精度时钟需求的应用,提供灵活的配置和卓越的噪声性能。