‌LMK04832-SEP 芯片技术文档摘要

LMK04832-SEP 是一款高性能时钟调节器，支持 JEDEC JESD204B/C，适用于太空应用。

PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B/C转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于 JESD204B/C 应用，14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
*附件：lmk04832-sep.pdf

该器件可配置为在双PLL、单PLL或时钟分配模式下工作，有或没有SYSREF生成或重新时钟。PLL2 可以与内部或外部 VCO 一起工作。

高性能与在功耗和性能之间权衡的能力、双 VCO、动态数字延迟和保持等功能相结合，可以提供灵活的高性能时钟树。

特性

• 视频#：V62/22612
  • 总电离剂量 30 krad（不含 ELDRS）
  • SEL 免疫 >43 MeV × cm ^2^ /毫克
  • SEFI 免疫 >43 MeV × cm ^2^ /毫克
• 环境温度范围：–55°C 至 125°C
• 最大时钟输出频率：3255 MHz
• 多模：双 PLL、单 PLL 和时钟分配
• 6 GHz 外部 VCO 或分配输入
• 超低噪声，2500 MHz：
  • 54 fs RMS 抖动（12 kHz 至 20 MHz）
  • 64 fs RMS 抖动（100 Hz 至 20 MHz）
  • –157.6 dBc/Hz 本底噪声
• 超低噪声，3200 MHz：
  • 61 fs RMS 抖动（12 kHz 至 20 MHz）
  • 67 fs RMS 抖动（100 Hz 至 100 MHz）
  • –156.5 dBc/Hz 本底噪声
• PLL2
  • PLL FOM 为 –230 dBc/Hz
  • PLL 1/f 为 –128 dBc/Hz
  • 相位检测器速率高达 320 MHz
  • 两个集成VCO：2440至2600 MHz和2945至3255 MHz
• 多达 14 个差分器件时钟
  • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
• 多达 1 个缓冲 VCXO/XO 输出
  • LVPECL、LVDS、2xLVCMOS 可编程
• 1-1023 CLKOUT分频器
• 1-8191 SYSREF 分频器
• SYSREF时钟的25 ps步进模拟延迟
• 器件时钟和 SYSREF 的数字延迟和动态数字延迟
• PLL1 的保持模式
• PLL1 或 PLL2 的 0 延迟
• 高可靠性
  • 受控基线
  • 一个装配/测试站点
  • 一个制造现场
  • 延长产品生命周期
  • 扩展产品变更通知
  • 产品可追溯性

参数

方框图

‌1. 产品概述‌
LMK04832-SEP 是德州仪器（TI）推出的太空级超低噪声双环路时钟抖动清除器，专为JESD204B/C接口设计，适用于高可靠性航天应用。

• ‌型号标识‌：VID# V62/22612
• ‌关键认证‌：总电离剂量30 krad（无ELDRS效应）、单粒子锁定免疫（>43 MeV·cm²/mg）、单粒子功能中断免疫（>43 MeV·cm²/mg）
• ‌工作温度‌：-55°C至125°C

‌2. 核心特性‌

• ‌时钟性能‌
  • 最高输出频率：3255 MHz
  • 超低抖动（2500 MHz时）：
    • 54-fs RMS（12 kHz–20 MHz）
    • 64-fs RMS（100 Hz–20 MHz）
  • 噪声基底：-157.6 dBc/Hz（2500 MHz）
• ‌双PLL架构‌
  • PLL2支持内部/外部VCO，相位检测速率达320 MHz
  • 集成双VCO（2440–2600 MHz和2945–3255 MHz）
• ‌输出配置‌
  • 14路可编程差分输出（支持CML/LVPECL/LVDS等）
  • 1路缓冲VCXO/XO输出

‌3. 功能模式‌

• 支持双PLL、单PLL或纯时钟分配模式
• 动态数字延迟调整（25 ps步进）
• 保持模式（Holdover）与PLL1协同工作

‌4. 应用场景‌

• 通信载荷
• 雷达成像系统
• 航天器指令与数据处理

‌5. 封装与可靠性‌

• ‌封装型号‌：64-pin PAP0064E（10×10 mm）
• ‌工程样品标注‌：LMK04832MPAPSEP（非飞行用途）
• ‌高可靠性设计‌：单一制造/测试基地、全生命周期追溯