‌LMK5B33216网络同步器技术文档总结

该LMK5B33216是一款高性能网络同步器和抖动清除器，旨在满足基于以太网的网络应用的严格要求，时序精度< 5ns（ITU-T G.8273.2 D 类）。

该器件集成了三个 DPLL 和三个 APLL，通过可编程环路带宽 （LBW） 和一个外部环路滤波电容器提供无中断开关和抖动衰减，从而最大限度地提高灵活性和易用性。
*附件：lmk5b33216.pdf

APLL3 在 VCO 中采用 TI 专有的体声波 （BAW） 技术的超高性能 PLL，无论 DPLL 基准输入频率和抖动特性如何，都可以生成 312.5MHz 输出时钟和 42fs 典型 RMS 抖动（12kHz 至 20MHz）。APLL2 和 APLL1 具有传统的 LC VCO，可为第二或第三频率域和/或同步域提供选项。

基准电压源验证电路监控DPLL基准电压源输入，并在检测到或丢失输入时自动执行无中断开关。零延迟模式 （ZDM） 提供对输入和输出之间相位关系的控制。

该器件可通过I2C或SPI完全编程。集成的EEPROM可用于自定义系统启动时钟。该器件还具有出厂默认的ROM配置文件作为后备选项。

特性

• 基于超低抖动 BAW VCO 的以太网时钟
  • 625MHz时为13fs典型RMS抖动，采用4MHz一阶高通滤波器（HPF）
  • 312.5MHz时为24fs典型RMS抖动，4MHz一阶HPF
  • 312.5MHz时典型值为42fs/最大RMS抖动为60fs
  • 156.25MHz时47fs（典型值）/65fs（最大RMS抖动）
• 三个高性能数字锁相环 （DPLL），带有配对的模拟锁相环 （APLL）
  • 1mHz至4kHz的可编程DPLL环路带宽
  • < 1ppt DCO调频步长
• 两个差分或单端 DPLL 输入
  • 1Hz （1PPS） 至 800MHz 输入频率
  • 数字保持和无中断开关
• 16 个差分输出，具有可编程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式
  • 当配置在 OUT[1：0]_P/N、GPIO1 和 GPIO2 上配置 6 个 LVCMOS 频率输出时，总频率输出高达 20 个，在 OUT[15：0]_P/N 上配置 14 个差分输出
  • 1Hz （1PPS） 至 1250MHz 输出频率，具有可编程摆幅和共模
  • 符合 PCIe Gen 1 至 6 标准
• I2C、3 线 SPI 或 4 线 SPI
• –40°C 至 85°C 工作温度

参数

‌1. 产品概述‌
LMK5B33216是德州仪器（TI）推出的高性能网络同步器和抖动清除器，专为基于以太网的网络应用设计。该器件集成3个数字锁相环（DPLL）、3个模拟锁相环（APLL）和16路输出时钟，支持超低抖动（如13fs RMS @625MHz）和多种时钟格式（HSDS、LVDS、HCSL等），适用于SyncE、IEEE-1588 PTP、数据中心交换机等场景。

‌2. 核心特性‌

• ‌时钟性能‌：
  • BAW VCO技术提供超低抖动（典型值42fs @312.5MHz）。
  • 支持1Hz至1250MHz输出频率，兼容PCIe Gen1-6标准。
• ‌灵活配置‌：
  • 3个DPLL支持1mHz至4kHz可编程带宽，2路差分/单端输入。
  • 16路差分输出可编程为HSDS/LVDS/HCSL/LVCMOS格式。
• ‌接口与控制‌：I²C、SPI接口，支持-40°C至85°C工作温度。

‌3. 关键功能模块‌

• ‌输入模块‌：
  • 支持XO/TCXO/OCXO输入（10MHz至156.25MHz），可配置AC/DC耦合及终端阻抗。
  • 参考输入（IN0/IN1）支持差分/单端，带频率、丢失脉冲监测功能。
• ‌PLL架构‌：
  • ‌DPLL‌：数字TDC+DLF实现精密频率/相位跟踪，支持无中断切换（Hitless Switching）。
  • ‌APLL‌：BAW APLL（APLL3）提供基准低抖动，APLL1/2为LC VCO，支持级联模式。
• ‌输出模块‌：
  • 每路输出带12位分频器和20位SYSREF分频器，支持零延迟模式（ZDM）和相位对齐。

‌4. 应用场景‌

• ‌有线网络‌：时序卡、线卡、核心路由器（100G-800G）。
• ‌数据中心‌：智能网卡（NIC）、112G/224G SerDes时钟生成。
• ‌工业‌：测试设备、医疗成像。

‌5. 设计支持‌

• 提供热阻、ESD等级、电气特性等详细参数（如PSNR >100dBc）。
• 典型应用框图包含PHY恢复时钟、PCIe参考时钟等系统集成方案。

‌6. 文档结构‌

• 包含特性、引脚定义、规格参数、时序图、典型特性曲线及寄存器配置说明，覆盖硬件设计到软件编程的全流程。

该文档为硬件工程师提供全面的时钟解决方案设计指南，适用于高精度网络同步和低抖动时钟需求场景。