LMK1D210x 时钟缓冲器将两个时钟输入(IN0 和 IN1)分配给LMK1D2108中的总共 16 对差分 LVDS 时钟输出(OUT0 至 OUT15),并在LMK1D2106中分配 12 对时钟输出(OUT0 至 OUT11),时钟分配的偏差最小。每个缓冲模块由一个输入和最多 6 (LMK1D2106) 或 8 (LMK1D2108) 个 LVDS 输出组成。输入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210x 专为驱动 50 Ω输电线路而设计。在单端模式下驱动输入时,向未使用的负输入引脚施加适当的偏置电压(见图8-6)。
*附件:lmk1d2106.pdf
使用控制引脚 (EN),可以使能或禁用输出组。如果此引脚保持打开状态,则两个组输出都使能。如果控制引脚切换到逻辑“0”,则两个组输出都被禁用(静态逻辑“0”)。如果控制引脚切换到逻辑“1”,则一个组的输出被禁用,而另一个组的输出被启用。该器件还支持故障安全功能。该器件还集成了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。
该器件在1.8V、2.5V或3.3V电源环境中工作,特性范围为–40°C至105°C(环境温度)。
特性
- 高性能LVDS时钟缓冲器系列:高达2 GHz
- 电源电压:1.71 V 至 3.465 V
- 低附加抖动:在156.25 MHz时,12kHz至20MHz时最大值<60 fs RMS
- 极低的本底相位噪声:-164 dBc/Hz(典型值)
- 极低的传播延迟:最大< 575 ps
- 输出偏斜:最大20 ps
- 高摆幅LVDS(升压模式):AMP_SEL = 1时典型值为500 mV VOD
- 使用 EN 引脚启用/禁用组
- 故障安全输入作
- 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
- LVDS基准电压,V
AC_REF ,可用于电容耦合输入 - 工业温度范围:–40°C 至 105°C
- 包装在
- LMK1D2106:6 毫米× 6 毫米、40 引脚 VQFN (RHA)
- LMK1D2108:7 毫米× 7 毫米、48 引脚 VQFN (RGZ)
参数

方框图

1. 产品概述
LMK1D2106/LMK1D2108是德州仪器(TI)推出的高性能低附加抖动LVDS时钟缓冲器,专为高精度时钟分配设计。
- 型号差异:
- LMK1D2106:双1:6差分缓冲器,12对LVDS输出(OUT0-OUT11),6mm×6mm 40引脚VQFN封装。
- LMK1D2108:双1:8差分缓冲器,16对LVDS输出(OUT0-OUT15),7mm×7mm 48引脚VQFN封装。
2. 核心特性
- 电气性能:
- 工作电压:1.71V至3.465V(支持1.8V/2.5V/3.3V环境)。
- 频率范围:DC至2 GHz(输入)、最高491.52 MHz(输出)。
- 超低附加抖动:<60 fs RMS(12kHz-20MHz带宽@156.25MHz)。
- 相位噪声:-164 dBc/Hz(典型值)。
- 功能控制:
- EN引脚:启用/禁用输出组(逻辑0禁用所有,逻辑1启用单组,悬空默认启用全部)。
- AMP_SEL引脚:选择输出幅度(标准LVDS 350mV或增强模式500mV)。
- 兼容性:支持LVDS、LVPECL、HCSL、CML、LVCMOS输入信号。
3. 应用场景
- 电信与网络设备
- 医疗成像系统
- 测试测量仪器
- 无线基础设施
- 专业音视频及数字标牌
4. 关键参数
- 时序特性:
- 传播延迟:<575 ps(最大值)。
- 输出偏移:≤20 ps(最大值)。
- 热性能:
- 工作温度:-40°C至105°C。
- 结温限制:135°C(需通过PCB散热设计保障)。
5. 设计支持
- 布局建议:
- 裸露焊盘(DAP)需连接至PCB地平面以优化散热。
- 推荐使用多层板设计,电源引脚需就近放置去耦电容(如0.1μF)。
- 终端匹配:
- LVDS输出需接100Ω差分终端电阻(靠近接收端)。
- 未使用的输入引脚建议通过1kΩ电阻接地。
6. 文档结构
- 数据手册包含详细引脚定义、电气规格、典型应用电路及封装信息(如热阻参数)。
- 修订历史记录(如2022年1月新增失效安全输入功能)。