LMK1D2104 双组 4 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器技术手册

LMK1D210x 时钟缓冲器将两个时钟输入（IN0 和 IN1）分配给总共多达 8 对差分 LVDS 时钟输出（OUT0、OUT7），时钟分配的偏斜最小。每个缓冲块由一个输入和多达 4 个 LVDS 输出组成。输入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210x 专为驱动 50 Ω输电线路而设计。在以单端模式驱动输入的情况下，必须将图 9-6 所示的适当偏置电压施加到未使用的负输入引脚。
*附件：lmk1d2104.pdf

使用控制引脚 （EN），可以启用或禁用输出组。如果此引脚保持打开状态，则启用两个具有所有输出的缓冲器，如果切换到逻辑“0”，则具有所有输出的两个组都被禁用（静态逻辑“0”），如果切换到逻辑“1”，则一个组及其输出被禁用，而另一个具有其输出的组被启用。该部件支持故障安全功能。该器件还集成了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

该器件在 1.8V 或 2.5V 或 3.3V 电源环境中工作，特性范围为 –40°C 至 105°C（环境温度）。

特性

• 高性能LVDS时钟缓冲器系列：高达2 GHz
  • 双 1：2 差分缓冲器
  • 双 1：4 差分缓冲器
• 电源电压：1.71 V 至 3.465 V
• 故障安全输入作
• 低附加抖动：在 12 kHz 至 20 MHz @ 156.25 MHz 时<最大 60 fs RMS
  • 极低的本底相位噪声：-164 dBc/Hz（典型值）
• 极低的传播延迟<最大值 575 ps
• 输出偏斜最大值 20 ps
• 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平。
• LVDS基准电压，VAC_REF，可用于电容耦合输入
• 工业温度范围：–40°C 至 105°C
• 包装在
  • LMK1D2102：3mm x 3mm，16引脚VQFN
  • LMK1D2104：5mm x 5mm，28引脚VQFN

参数

方框图

‌1. 产品概述‌
LMK1D210x是德州仪器（TI）推出的高性能低附加抖动LVDS时钟缓冲器系列，包含LMK1D2102（双1:2缓冲器）和LMK1D2104（双1:4缓冲器）两款型号。核心功能是将两路差分时钟输入（IN0/IN1）分配至最多8对LVDS输出（OUT0-OUT7），适用于高精度时钟分配场景。

‌2. 关键特性‌

• ‌性能参数‌
  • 工作频率：最高2 GHz
  • 电源电压：1.71V至3.465V（支持1.8V/2.5V/3.3V环境）
  • 超低附加抖动：<60 fs RMS（12kHz-20MHz带宽@156.25MHz）
  • 相位噪声基底：-164 dBc/Hz（典型值）
  • 传播延迟：<575 ps（最大值）
  • 输出偏斜：≤20 ps
• ‌输入兼容性‌
  支持LVDS、LVPECL、LVCMOS、HCSL和CML多种信号电平，具备故障安全输入功能，防止无输入信号时输出振荡。
• ‌封装与温度范围‌
  • LMK1D2102：3mm×3mm 16引脚VQFN
  • LMK1D2104：5mm×5mm 28引脚VQFN
  • 工业级温度范围：-40°C至105°C

‌3. 应用领域‌

• 电信与网络设备
• 医疗成像系统
• 测试测量仪器
• 无线基础设施
• 专业音视频及数字标牌

‌4. 功能描述‌

• ‌架构设计‌
  每路输入可通过独立控制引脚（EN）选择启用/禁用对应输出组，支持全局或分组控制模式。
• ‌输出配置‌
  • 默认100Ω差分终端，支持AC/DC耦合，适应不同接收端共模电压需求。
  • 未使用输出建议连接100Ω电阻以优化性能。

‌5. 电源与布局建议‌

• ‌电源去耦‌
  推荐每电源引脚配置0.1μF高频旁路电容，并采用铁氧体磁珠隔离板级电源噪声。
• ‌散热设计‌
  裸露焊盘需焊接至PCB地平面，通过多通孔增强散热，确保结温≤135°C。

‌6. 典型应用示例‌

• ‌JESD204B/C系统时钟分配‌
  • 输入1分配ADC采样时钟，输入2分配SYSREF同步信号
  • 通过电阻分压网络实现LVDS驱动与Sub-LVDS接收器的DC耦合