LMK04610 超低噪声和低功耗 JESD204B 兼容时钟抖动清除器技术手册

LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器，支持 JESD204B。
*附件：lmk04610.pdf

特性

• 双环 PLL 架构
• 超低噪声（10 kHz 至 20 MHz）：
  • 1966.08 MHz时的48 fs RMS抖动
  • 983.04 MHz时为50fs RMS抖动
  • 122.88 MHz时的61 fs RMS抖动
• 122.88 MHz时–165 dBc/Hz本底噪声
• JESD204B支持
  • 单次、脉冲和连续 SYSREF
• 8 个频率组中的 10 个差分输出时钟
  • 700 mVpp 至 1600 mVpp 之间的可编程输出摆幅
  • 每个输出对都可以配置为SYSREF时钟输出
  • 16位通道分频器
  • 最小 SYSREF 频率为 25 kHz
  • 最大输出频率为 2 GHz
  • 精密数字延迟，动态可调
    • 1/2 ×时钟分配路径频率的数字延迟 （DDLY）（最大 2 GHz）
  • 60 ps 步进模拟延迟
  • 50% 占空比输出分频，1 至 65535
    （偶数和奇数）
• 两个参考输入
  • 保持模式，当输入丢失时
  • 自动和手动切换模式
  • 信号丢失 （LOS） 检测
• 0.88W 典型功耗，10 个输出处于活动状态
• 通常采用 1.8V（输出、输入）和 3.3V 电源（数字、PLL1、PLL2_OSC、PLL2 内核）供电
• 完全集成的可编程环路滤波器
• PLL2
  • PLL2 相位检测器速率高达 250 MHz
  • OSCin倍频器
  • 集成低噪声VCO
• 内部功率调节：对于 122.88MHz 差分输出，VDDO 上的 PSRR 优于 –80 dBc
• 3 线或 4 线 SPI 接口（默认为 4 线）
• –40ºC 至 +85ºC 工业环境温度
• 支持 105ºC PCB 温度（在导热垫上测量）
• LMK04610：8mm × 8mm VQFN-56 封装，间距为 0.5mm

参数

方框图

产品概述

LMK04610是德州仪器(TI)推出的一款超低噪声、低功耗的JESD204B兼容双环PLL时钟抖动清除器，主要特点包括：

• ‌双环PLL架构‌：提供卓越的抖动清除性能
• ‌超低噪声‌：10kHz至20MHz范围内RMS抖动极低(48fs@1966.08MHz, 50fs@983.04MHz, 61fs@122.88MHz)
• ‌JESD204B支持‌：支持单次、脉冲和连续SYSREF模式
• ‌10路差分输出时钟‌：分为8个频率组，可编程输出摆幅700mVpp至1600mVpp
• ‌低功耗‌：10路输出激活时典型功耗仅0.88W

关键特性

时钟特性

• 输出频率范围：最高2GHz
• 输出类型：可配置为HSDS或HCSL
• 输出延迟：支持数字延迟(60ps步进)和模拟延迟(1-255个VCO周期)
• 输出同步：支持SYNC功能对齐所有输出

PLL特性

• ‌PLL1‌：窄带宽(3-300Hz)，使用外部VCXO
• ‌PLL2‌：宽带宽(90kHz-1MHz)，集成LC VCO(5870-6175MHz)
• 锁相检测：数字锁相检测功能
• 保持模式：参考时钟丢失时保持输出频率稳定

接口与控制

• 3线或4线SPI接口(默认4线)
• 可编程状态引脚(STATUS0/1)
• 工作温度范围：-40°C至+85°C工业级

应用领域

• 无线基础设施(LTE-BTS、小基站、远程射频单元)
• 数据转换器和集成收发器时钟
• 网络设备(SONET/SDH, DSLAM)
• 测试测量设备

封装与电源

• 8mm×8mm VQFN-56封装(0.5mm间距)
• 电源要求：
  • 1.8V(输出、输入)
  • 3.3V(数字、PLL1、PLL2_OSC、PLL2核心)