LMK03318器件是一款超低噪声PLLATINUM™时钟发生器,具有一个小数N频率合成器,集成了VCO、灵活的时钟分配和扇出,以及存储在片上EEPROM中的引脚可选配置状态。该器件可以为各种多千兆位串行接口和数字设备生成多个时钟,从而降低BOM成本和电路板面积,并通过替代多个振荡器和时钟分配设备来提高可靠性。超低抖动可降低高速串行链路中的误码率 (BER)。
对于PLL,可以选择差分时钟、单端时钟或晶体输入作为参考时钟。选定的基准输入可用于将VCO频率锁定在基准输入频率的整数或小数倍。VCO 频率可在 4.8 GHz 至 5.4 GHz 之间调谐。PLL 可以根据应用的需要灵活地选择预定义或用户定义的环路带宽。PLL 有一个后分频器,可以在除频 2、3、4、5、6、7 或 8 之间进行选择。
*附件:lmk03318.pdf
所有输出通道都可以从PLL中选择分频VCO时钟作为输出分频器的源,以设置最终输出频率。一些输出通道还可以独立选择PLL的基准输入作为旁路到相应输出缓冲器的替代源。8位输出分频器支持1至256(偶数或奇数)的分频范围、高达1 GHz的输出频率以及输出相位同步功能。
所有输出对都是以地为基准的CML驱动器,具有可编程摆幅,可通过交流耦合连接到LVDS、LVPECL或CML接收器。所有输出对也可以独立配置为 HCSL 输出或 2 × 1.8V LVCMOS 输出。与压基准驱动器设计(如传统 LVDS 和 LVPECL 驱动器)相比,这些输出在 1.8 V 时具有更低的功耗、更高的性能和电源抗噪性以及更低的 EMI。可以通过STATUS引脚获得两个额外的3.3V LVCMOS输出。这是一项可选功能,如果需要 3.3V LVCMOS 输出并且不需要器件状态信号。
该器件具有从片上可编程EEPROM或预定义ROM存储器自启动的功能,可提供多种自定义器件模式,可通过引脚控制选择,无需串行编程。器件寄存器和片内EEPROM设置可通过I进行完全编程^2^C 兼容串行接口。器件从地址可在EEPROM中进行编程,LSB可以通过3态引脚进行设置。
该器件提供两种频率裕度选项,具有无毛刺作,以支持系统设计验证测试 (DVT),例如标准合规性和系统时序裕度测试。通过在内部晶体振荡器(XO)上使用低成本的可拉式晶体,并选择该输入作为PLL频率合成器的基准电压源,可以支持精细的频率裕量(以ppm为单位)。频率裕度范围由晶体的微调灵敏度和片内变容极管范围决定。XO 频率裕度可通过引脚或 I 进行控制^2^C 控制,易于使用且具有高灵活性。通过通过I更改输出分频值,可以在任何输出通道上获得粗频率裕度(以%)为单位^2^C 接口,同步停止和重新启动输出时钟,以防止分频器发生变化时出现毛刺或欠幅脉冲。
内部电源调节提供出色的电源噪声抑制 (PSNR),从而降低供电网络的成本和复杂性。模拟和数字内核模块采用3.3V±5%电源供电,输出模块采用1.8V、2.5V或3.3V±5%电源供电。
特性
参数
方框图

LMK03318是德州仪器(TI)推出的超低噪声抖动时钟发生器系列产品,具有以下关键特性:
LMK03318采用单PLL架构,包含:
文档还包含详细的寄存器映射表、电气特性参数、典型应用电路和布局指南等内容。
全部0条评论
快来发表一下你的评论吧 !