‌LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结

LMK0482x 系列是业界性能最高的时钟调节器，支持 JEDEC JESD204B。

PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用，14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。

LMK0482x 系列具有高性能，加上在功率或性能之间权衡的能力、双 VCO、动态数字延迟、保持和无毛刺模拟延迟等功能，是提供灵活的高性能时钟树的理想选择。
*附件：lmk04826.pdf

特性

• JEDEC JESD204B支持
• 超低 RMS 抖动
  • 88 fs RMS 抖动（12 kHz 至 20 MHz）
  • 91 fs RMS 抖动（100 Hz 至 20 MHz）
  • 245.76 MHz时–162.5 dBc/Hz本底噪声
• PLL2 提供多达 14 个差分器件时钟
  • 多达 7 个 SYSREF 时钟
  • 最大时钟输出频率 3.1 GHz
  • 来自 PLL2 的 LVPECL、LVDS、HSDS、LCPECL 可编程输出
• PLL1 多达 1 个缓冲 VCXO/晶体输出
  • LVPECL、LVDS、2xLVCMOS 可编程
• 双环路PLLatinum™ PLL架构
• PLL1
  • 多达 3 个冗余输入时钟
    • 自动和手动切换模式
    • 无中断开关和LOS
  • 集成低噪声晶体振荡器电路
  • 输入时钟丢失时的保持模式
• PLL2
  • 归一化 [1 Hz] PLL 本底噪声为
    –227 dBc/Hz
  • 相位检测器速率高达 155 MHz
  • OSCin 倍频器
  • 两个集成低噪声VCO
• 50% 占空比输出分频，1 至 32
  （偶数和奇数）
• 精密数字延迟，动态可调
• 25 ps 步进模拟延迟
• 多模：双 PLL、单 PLL 和时钟分配
• 工业温度范围：–40 至 85°C
• 支持 105°C PCB 温度（在导热垫处测量）
• 3.15V 至 3.45V 工作电压
• 封装：64引脚QFN（9.0 mm × 9.0 mm × 0.8 mm）

参数

‌1. 产品概述‌

LMK0482x系列（包括LMK04821、LMK04826、LMK04828）是高性能双锁相环（PLL）时钟抖动清除器，专为无线基础设施、数据转换器时钟、网络通信（如SONET/SDH）、医疗/军事/航空航天等应用设计。其核心特性包括：

• ‌超低RMS抖动‌：12 kHz至20 MHz带宽下低至88 fs，100 Hz至20 MHz下91 fs。
• ‌JESD204B支持‌：提供14路可配置差分时钟输出（7路设备时钟+7路SYSREF时钟），支持多通道同步。
• ‌双PLL架构‌：
  • ‌PLL1‌：支持外部VCXO/晶体输入，实现频率清洁和冗余输入切换。
  • ‌PLL2‌：集成双VCO（频率范围覆盖1.84–3.08 GHz），提供灵活的时钟分配和低噪声输出。

‌2. 关键特性‌

• ‌输出配置‌：
  • 14路差分输出可编程为LVDS、LVPECL、HSDS或LCPECL格式，支持最高3.1 GHz频率。
  • 每路输出支持独立分频（1–32）、数字延迟（4–32 VCO周期）和模拟延迟（0–575 ps）。
• ‌冗余与同步‌：
  • 支持3路参考输入（CLKin0/1/2），支持自动/手动切换和零延迟反馈模式。
  • 集成SYSREF生成器，满足JESD204B确定性延迟需求。
• ‌低噪声性能‌：
  • 噪声底低至-162.5 dBc/Hz（245.76 MHz时）。
  • 相位噪声优化设计，适用于高精度时钟树应用。

‌3. 功能模式‌

• ‌双环模式‌：PLL1清洁外部VCXO噪声，PLL2生成高频低抖动时钟。
• ‌单环模式‌：禁用PLL1，直接使用PLL2内部VCO或外部VCO。
• ‌时钟分配模式‌：绕过PLL，直接分配输入时钟至输出。
• ‌零延迟模式‌：通过反馈路径（内部或外部）确保输入与输出时钟相位对齐。

‌4. 应用场景‌

• ‌无线基站‌：为ADC/DAC提供低抖动时钟。
• ‌高速数据转换‌：JESD204B接口的时钟同步。
• ‌网络设备‌：SONET/SDH时钟恢复与分配。
• ‌测试仪器‌：高精度时序控制。

‌5. 封装与电气特性‌

• ‌封装‌：64引脚QFN（9.0 mm × 9.0 mm），工业级温度范围（-40°C至85°C）。
• ‌电源‌：3.15–3.45 V，典型功耗565–665 mA（全功能运行）。
• ‌ESD保护‌：HBM ±2000 V，CDM ±250 V。

‌6. 设计支持‌

• 提供详细的寄存器配置指南（如SYNC/SYSREF时序控制、动态延迟调整）。
• 支持SPI接口编程，寄存器映射覆盖时钟输出、PLL参数、状态监控等。