该LMK04906是业界性能最高的时钟抖动衰减器,具有卓越的时钟抖动清除、生成和分配功能,具有先进的功能,可满足高性能时序应用需求。
该LMK04906接受 3 个 1 kHz 至 500 MHz 的时钟输入,并生成 6 个独特的时钟输出频率,范围为 284 kHz 至 2.6 GHz。该LMK04906还可以缓冲晶体或VCXO以生成7^th^独特的时钟频率。
*附件:lmk04906.pdf
该器件提供 SONET、以太网、光纤通道和多模无线基站所需的几乎所有频率转换组合。
LMK04906输入时钟频率和时钟倍增比可通过SPI接口进行编程。
特性
- 超低RMS抖动性能
- 100 fs RMS 抖动(12 kHz 至 20 MHz)
- 123 fs RMS 抖动(100 Hz 至 20 MHz)
- 双环路PLLatinum™ PLL架构
- PLL1
- PLL2
- 归一化 [1 Hz] PLL 本底噪声为 –227 dBc/Hz
- 相位检测器速率高达 155 MHz
- OSCin 倍频器
- 集成低噪声VCO
- 3 个带 LOS 的冗余输入时钟
- 50% 占空比输出分频,1 至 1045(偶数和奇数)
- LVPECL、LVDS或LVCMOS可编程输出
- 精密数字延迟,固定或动态可调
- 25 ps 步进模拟延迟控制。
- 6 个差分输出。多达 12 个单端。
- 时钟速率高达 2600 MHz
- 0-延迟模式
- 上电时三个默认时钟输出
- 多模:双 PLL、单 PLL 和时钟分配
- 工业温度范围:–40 至 85 °C
- 3.15V 至 3.45V 工作电压
- 封装:64引脚WQFN(9 mm × 9 mm × 0.8 mm)
参数

方框图

1. 核心功能与特性
- 双环PLL架构:集成PLL1(低带宽,用于参考时钟净化)和PLL2(高带宽,用于频率合成),支持6个可编程输出,频率范围284 kHz至2.6 GHz。
- 超低抖动性能:RMS抖动低至100 fs(12 kHz–20 MHz带宽)和123 fs(100 Hz–20 MHz带宽)。
- 冗余输入时钟:支持3路冗余输入(CLKin0/1/2),带自动/手动切换和丢失检测(LOS)。
- 灵活输出配置:6路差分输出支持LVPECL/LVDS/LVCMOS,可编程分频(1–1045)、数字/模拟延迟(25 ps步进)及同步功能(SYNC)。
- 0延迟模式:支持内部或外部反馈路径(FBCLKin),实现输入与输出时钟相位对齐。
- 保持模式(Holdover) :参考时钟丢失时维持输出频率稳定,支持固定或跟踪DAC调谐电压。
2. 关键应用场景
- 高速通信:10G/40G/100G OTN线卡、SONET/SDH OC-192/STM-64。
- 无线基站:同步以太网、无线回传(微波ODU/IDU)。
- 数据转换:ADC/DAC时钟生成,支持多频点输出(如245.76 MHz、122.88 MHz)。
- 测试测量:低抖动时钟分布,集成可编程延迟(最大522周期)。
3. 技术细节
- PLL1:最大40 MHz鉴相频率,电荷泵电流100–1600 µA,支持晶体振荡器模式(需外接晶体和变容二极管)。
- PLL2:最大155 MHz鉴相频率,电荷泵电流100–3200 µA,集成部分环路滤波器(可编程电阻/电容)。
- VCO:内部VCO频率2.37–2.6 GHz,支持外部VCO输入(Fin端口)。
4. 编程与控制
- 串行接口:通过MICROWIRE(CLKuWire/DATAuWire/LEuWire)配置寄存器,支持读回功能。
- 动态延迟调整:支持绝对/相对数字延迟调整,最小步长203.5 ps(VCO=2.4576 GHz时)。
- 状态监控:专用引脚(Status_LD/HOLDOVER等)可输出锁相状态、DAC电压阈值等信号。
5. 电气与封装
- 工作条件:3.15–3.45 V供电,工业温度范围(-40°C至85°C),64引脚WQFN封装(9×9 mm)。
- 功耗:典型470 mA(全输出使能),支持低功耗模式。
6. 设计资源
- 提供系统框图、寄存器映射(R0–R31)、时序图及典型应用电路(如环路滤波器设计)。
- 推荐使用TI Clock Design Tool辅助频率规划和环路滤波设计。
总结:LMK04906是高性能时钟管理IC,适用于需超低抖动、多频点输出的场景,其双PLL架构、冗余输入和灵活编程能力使其在通信、测试和无线基础设施中具有显著优势。