该LMK01801是一种非常低噪声的解决方案,适用于需要精密时钟分配和频分的时钟系统。
该LMK01801具有极低的残余噪声、频分、数字和模拟延迟调节以及十四 (14) 个可编程差分输出:LVPECL、LVDS 和 LVCMOS(每个差分输出 2 个输出)。
该LMK01801具有两个独立的输入,可以差分驱动(LVDS、LVPECL)或单端模式(LVCMOS、RF正弦波)。第一个输入驱动输出 Bank A,由八 (8) 个输出组成。第二个输入驱动输出组 B,由六 (6) 个输出组成。
*附件:lmk01801.pdf
特性
- 引脚控制模式或 MICROWIRE (SPI)
- 输入和输出频率范围:1 kHz 至 3.1 GHz
- 时钟输出组 A 和 B 的独立输入
- 两个组(A 和 B)中的 14 个差分时钟输出
- 输出组 A
- 8 个差分可编程输出(LVCMOS 时最多 8 个)
- 除线值为 1 到 8,偶数和奇数。
- 输出组 B
- 6 个差分输出(或 LVCMOS 时最多 12 个)
- 将 1 到 1045 或 1 到 8 的值除以偶数和奇数
- 模拟和数字延迟
- 所有分压的所有输出均占空比为 50%
- 银行 A 和 B 的单独同步。
- RMS 加法抖动 50 fs(800 MHz 时)
- 50 fs RMS 附加抖动(12 kHz 至 20 MHz)
- 工业温度范围:–40°C 至 85°C
- 3.15V 至 3.45V 工作电压
参数

方框图

1. 产品概述
LMK01801是德州仪器(TI)推出的高性能双时钟分频缓冲器,专为需要低噪声时钟分配与分频的系统设计。其核心特性包括:
- 双输入通道:支持CLKin0/CLKin1独立输入,频率范围1 kHz至3.1 GHz。
- 14路差分输出:分为Bank A(8路)和Bank B(6路),支持LVDS、LVPECL、LVCMOS多种输出类型。
- 分频功能:支持1至8(偶数/奇数)分频(Bank A/B部分输出),Bank B的CLKout12/13支持1至1045分频。
- 延迟调整:提供模拟延迟(CLKout12/13,步进25 ps)和固定数字延迟(CLKout0-11,5周期偏移)。
2. 关键特性
- 低抖动:RMS附加抖动低至50 fs(12 kHz–20 MHz带宽)。
- 灵活控制:支持MICROWIRE(SPI)或引脚控制模式编程。
- 宽温工作:工业级温度范围(-40°C至85°C),供电电压3.15–3.45 V。
- 同步功能:通过SYNC引脚实现多输出相位对齐。
3. 应用场景
- 无线基础设施(如基站)
- 数据通信与电信时钟分配
- 医疗成像设备
- 测试测量仪器
- 军事/航空航天系统
4. 功能模块详解
- 输入处理:CLKin0/1支持差分(LVDS/LVPECL)或单端(LVCMOS)输入,内置2至8分频器。
- 输出分组:
- Bank A:CLKout0-7,分频1-8,支持LVDS/LVPECL/LVCMOS。
- Bank B:CLKout8-13,其中CLKout12/13支持大范围分频(1-1045)及模拟/数字延迟。
- 延迟控制:
- 数字延迟:CLKout12/13可编程延迟4.5–522个周期。
- 模拟延迟:CLKout12/13提供0–475 ps精细调节(步进25 ps)。
5. 电气特性
- 最大输入频率:3.1 GHz(分频旁路模式)。
- 输出驱动能力:
- LVDS:400 mV典型差分电压,1.6 GHz最大频率。
- LVPECL:支持1.6V/2V模式,最高3.1 GHz。
- LVCMOS:250 MHz(5 pF负载)。
- 功耗:全输出启用时典型电流313 mA(LVDS模式)。
6. 封装与配置
- 封装:48引脚VQFN(7 mm × 7 mm)。
- 引脚控制模式:通过EN_PIN_CTRL选择,支持快速配置输出类型和分频比。
7. 设计支持
- 提供详细的寄存器映射表(地址0x00–0x1F),支持SPI接口编程。
- 布局指南强调电源去耦和热管理(θJA=26°C/W)。
8. 版本更新
文档版本D(2021年9月)主要更新:
- 新增CLKoutX_Y_OFFSET_PD寄存器位,优化数字延迟同步。
- 修正输入分频器范围描述(CLKinX_DIV=2–8)。
总结
LMK01801是一款高集成度时钟管理芯片,适用于对时序精度要求严苛的领域。其多模式分频、低抖动及灵活的延迟调整功能,使其成为复杂时钟系统的理想选择。