LMK04805 低噪声时钟抖动清除器技术手册

LMK0480x 系列是业界性能最高的时钟调节器，具有卓越的 时钟抖动清理、生成和分配，具有满足下一代需求的高级功能 系统要求。双回路PLLatinum 该架构能够使用低噪声VCXO模块实现111 fs rms抖动（12 kHz至20 MHz）或 低于 200 fs rms 抖动（12 kHz 至 20 MHz），使用低成本外部晶体和变容极管 二极管。
*附件：lmk04805.pdf

双环架构由两个高性能锁相环 （PLL） 组成，一个 低噪声晶体振荡器电路和高性能压控振荡器 （VCO）。 第一个PLL（PLL1）提供低噪声抖动清除器功能，而第二个PLL（PLL2） 执行时钟生成。PLL1 可以配置为与外部 VCXO 模块配合使用 或带有外部可调谐晶体和变容二极管的集成晶体振荡器。什么时候 PLL1 与非常窄的环路带宽配对，使用卓越的近相位噪声（失调 低于 50 kHz）或可调谐晶体，以清洁输入时钟。的输出 PLL1用作PLL2的干净输入基准电压源，锁定集成VCO。循环 可以优化 PLL2 的带宽，以清除远相位噪声（偏移高于 50 kHz），其中 集成VCO的性能优于PLL1中使用的VCXO模块或可调谐晶体。

特性

• 超低RMS抖动性能
  • 111 fs RMS 抖动（12 kHz 至 20 MHz）
  • 123 fs RMS 抖动（100 Hz 至 20 MHz）
• 双环路PLLatinum™ PLL架构
• PLL1
  • 集成低噪声晶体振荡器
    电路
  • 输入时钟丢失时的保持模式
  • 自动或手动触发/恢复
• PLL2
  • 归一化PLL本底噪声为–227 dBc/Hz
  • 相位检测器速率高达 155 MHz
  • OSCin 倍频器
  • 集成低噪声VCO
• 2 个带 LOS 的冗余输入时钟
  • 自动和手动切换模式
• 50 % 占空比输出分频，1 至 1045（偶数
  和奇数）
• 12 个 LVPECL、LVDS 或 LVCMOS 可
  编程输出
• 数字延迟：固定或动态可调
• 25 ps 步进模拟延迟控制。
• 14 个差分输出。多达 26 个单端。
  • 多达6个VCXO/晶体缓冲输出
• 时钟速率高达 1536 MHz
• 0-延迟模式
• 上电时三个默认时钟输出
• 多模：双 PLL、单 PLL 和时钟
  分配
• 工业温度范围：–40 至 85°C
• 3.15V 至 3.45V 工作电压
• 2 个专用缓冲/分频 OSCin 时钟
• 封装：64 引脚 WQFN （9.0 × 9.0 × 0.8 mm）

参数

方框图

‌1. 产品概述‌
LMK0480x（含LMK04803/05/06/08）是高性能时钟调节器家族，专为低噪声时钟生成、抖动清理和分配设计，适用于无线基础设施、网络通信、医疗/军事/航空航天等领域。其核心特性包括：

• ‌双锁相环架构‌：PLL1用于基准时钟清理，PLL2用于时钟生成，支持111 fs RMS超低抖动（12 kHz–20 MHz带宽）。
• ‌灵活输入输出‌：2路冗余参考时钟输入（CLKin0/1）、14路差分输出（12路可编程+2路专用缓冲输出），支持LVDS/LVPECL/LVCMOS多种电平。
• ‌集成VCO‌：频率覆盖1840–3072 MHz（依型号不同），支持外部VCO模式。

‌2. 关键特性‌

• ‌抖动性能‌：
  • 内部VCO模式下低至111 fs RMS（12 kHz–20 MHz）。
  • 外部晶体/VCXO模式下低于200 fs RMS。
• ‌双PLL架构‌：
  • PLL1：窄带宽（10–200 Hz）清理输入时钟噪声。
  • PLL2：宽带宽（50–200 kHz）优化高频相位噪声。
• ‌时钟分配‌：
  • 12路可编程输出，分频比1–1045（支持奇偶分频）。
  • 数字延迟（4.5–522周期步进）和模拟延迟（25 ps步进，0–475 ps）。

‌3. 工作模式‌

• ‌双PLL模式‌（默认）：CLKin→PLL1→VCXO/晶体→PLL2→VCO→输出。
• ‌单PLL模式‌：禁用PLL1，OSCin直接作为PLL2参考。
• ‌时钟分配模式‌：直接分配CLKin1或OSCin至输出。
• ‌零延迟模式‌：通过内部/外部反馈同步输入与输出相位。

‌4. 高级功能‌

• ‌ 保持模式（Holdover） ‌：输入时钟丢失时维持输出频率稳定，支持自动/手动触发。
• ‌动态数字延迟调整‌：通过SYNC引脚或寄存器配置实现相位微调。
• ‌状态监控‌：提供锁相检测（LD）、保持状态、DAC电压等状态引脚。

‌5. 电气特性‌

• ‌电源‌：3.15–3.45 V，典型功耗505–590 mA（全输出使能）。
• ‌输入频率‌：CLKin支持0.001–500 MHz，OSCin支持6–500 MHz（晶体模式）。
• ‌输出频率‌：最高1536 MHz（LVDS/LVPECL），250 MHz（LVCMOS）。

‌6. 封装与设计支持‌

• 64引脚WQFN封装（9.0×9.0×0.8 mm），工业级温度范围（-40至85°C）。
• 提供完整的寄存器映射、时序图和布局指南，支持MICROWIRE接口编程。

‌7. 典型应用‌

• 数据转换器时钟、无线基站、SONET/SDH网络设备、测试仪器等。

文档详细描述了硬件配置、寄存器功能、时序要求及设计注意事项，为高精度时钟系统提供全面解决方案。