‌CDCLVD1212 2:12低附加抖动LVDS缓冲器技术文档总结

CDCLVD1212时钟缓冲器将两个可选时钟输入（IN0和IN1）中的一个分配给12对差分LVDS时钟输出（OUT0至OUT11），时钟分配的偏斜最小。该CDCLVD1212可以接受两个时钟源进入输入多路复用器。输入可以是LVDS、LVPECL或LVCMOS。
*附件：cdclvd1212.pdf

该CDCLVD1212专为驱动 50 Ω输电线路而设计。在单端模式下驱动输入时，适当的偏置电压 V AC_REF ，必须应用于未使用的负输入引脚。

IN_SEL引脚选择路由到输出的输入。如果此引脚保持打开状态，则会禁用输出（静态）。该部件支持故障安全功能。该器件具有输入滞后功能，可防止在没有输入信号的情况下输出随机振荡。

该器件在2.5 V电源环境中工作，特性范围为–40°C至85°C（环境温度）。该CDCLVD1212采用小型40引脚、6mm×6mm VQFN封装。

特性

• 2：12 差分缓冲器
• 低附加抖动：在 10 kHz 至 20 MHz 时<
  300 fs RMS
• 35 ps（最大）的低输出偏斜
• 通用输入接受LVDS、LVPECL和LVCMOS
• 通过控制引脚选择时钟输入
• 12 个 LVDS 输出，兼容 ANSI EIA/TIA-644A 标准
• 时钟频率：高达 800 MHz
• 器件电源：2.375 V 至 2.625 V
• LVDS基准电压，V AC_REF ，可用于电容耦合输入
• 工业温度范围：–40°C 至 85°C
• 采用 6 mm × 6 mm 40 引脚 VQFN （RHA） 封装
• ESD 保护超过 3 kV HBM、1 kV CDM

参数

方框图

‌1. 核心特性‌

• ‌2:12差分缓冲架构‌：支持将1个输入时钟分配到12个LVDS输出通道
• ‌超低抖动性能‌：附加抖动<300 fs RMS（10kHz-20MHz频段）
• ‌多协议输入兼容‌：支持LVDS/LVPECL/LVCMOS输入信号
• ‌关键时序参数‌：
  • 最大输出偏移35 ps
  • 时钟频率最高800 MHz
  • 传播延迟2.5 ns（典型值）
• ‌工业级可靠性‌：工作温度范围-40°C至85°C，ESD防护达3kV HBM

‌2. 应用领域‌

• 电信/网络设备时钟分配
• 医疗成像系统
• 测试测量仪器
• 无线通信基础设施

‌3. 技术亮点‌

• ‌双输入选择‌：通过IN_SEL引脚切换IN0/IN1输入源
• ‌失效保护机制‌：内置输入迟滞防止无信号时输出振荡
• ‌灵活接口设计‌：
  • 提供VAC_REF偏置电压（1.25V典型值）用于容性耦合输入
  • 支持DC/AC耦合方案
• ‌封装规格‌：6mm×6mm 40引脚VQFN（带散热焊盘）

‌4. 电气特性‌

• 供电范围：2.375V-2.625V
• 相位噪声性能：
  • 100MHz时钟@10kHz偏移：-147.4 dBc/Hz
  • 737MHz时钟@1MHz偏移：-143.9 dBc/Hz
• 功耗：
  • 静态电流17mA（典型）
  • 800MHz全负载时146mA

‌5. 设计支持‌

• 提供PCB布局指南（含热管理建议）
• 推荐电源去耦方案：
  • 每个电源引脚配置0.1μF电容
  • 建议使用铁氧体磁珠隔离板级电源噪声

该文档完整描述了CDCLVD1212的功能参数、应用设计方法和可靠性数据，适用于高速时钟分配系统的硬件开发参考。