CDCE937-Q1 汽车目录可编程 3-PLL VCXO 时钟合成器技术文档总结

CDCE937-Q1 和 CDCEL937-Q1 器件是基于锁相环 （PLL） 的模块化可编程时钟合成器。这些器件提供灵活且可编程的选项，例如输出时钟、输入信号和控制引脚，以便用户可以将 CDCEx937-Q1 配置为必要的规格。

CDCEx937-Q1 从单个输入频率生成多达 7 个输出时钟，以节省电路板空间和成本。此外，通过多个输出，时钟发生器可以用一个时钟发生器替换多个晶体。这使得该设备非常适合 ADAS 中信息娱乐和摄像头系统中的主机和远程信息处理应用，因为这些平台正在发展成为更小、更具成本效益的系统。
*附件：cdce937-q1.pdf

此外，每个输出都可以通过集成的可配置PLL在系统内针对高达230MHz的任何时钟频率进行编程。PLL 还支持具有可编程下和中心扩展的扩频时钟 （SSC）。这提供了更好的电磁干扰 （EMI） 性能，使客户能够通过 CISPR-25 等行业标准。

频率编程和SSC的定制可通过三个用户定义的控制引脚进行访问。这消除了控制时钟的额外接口要求。还可以根据用户的需求定义特定的上电和断电序列。

特性

• 符合汽车应用标准
• AEC-Q100 符合以下标准：
  • 器件温度等级 1：–40°C 至 125°C 环境工作温度范围
  • 设备 HBM ESD 分类 2 级
  • 设备 CDM ESD 分类级别 C4B
• 系统内可编程性和EEPROM
  • 串行可编程易失性寄存器
  • 非易失性EEPROM存储客户设置
• 灵活的输入时钟概念
  • 外部晶体：8MHz至32MHz
  • 片内VCXO：拉动范围±150ppm
  • 单端LVCMOS，最高可达160MHz
• 自由选择输出频率，最高可达 230 MHz
• 低噪声PLL内核
  • 集成 PLL 环路滤波器组件
  • 低周期抖动（典型值 60ps）
• 独立的输出电源引脚
  • CDCE937-Q1：3.3V和2.5V
  • CDCEL937-Q1：1.8V
• 灵活的时钟驱动器
  • 三个用户可定义的控制输入 [S0/S1/S2];例如：SSC 选择、频率切换、输出使能或断电
  • 为视频、音频、USB、IEEE1394、RFID、蓝牙™、WLAN、以太网™和 GPS 生成高精度时钟
  • 生成与 TI-DaVinci™、OMAP™ 和 DSP 一起使用的通用时钟频率
  • 可编程 SSC 调制
  • 支持 0PPM 时钟生成
• 1.8V器件电源
• 宽温度范围 –40°C 至 125°C
• 采用 TSSOP 封装
• 用于轻松进行 PLL 设计和编程的开发和编程套件 （TI Pro-Clock™）

参数

‌1. 产品概述‌

• ‌型号‌：CDCE937-Q1（3.3V/2.5V输出）和CDCEL937-Q1（1.8V输出），为汽车级（AEC-Q100认证）可编程3-PLL VCXO时钟合成器，支持-40°C至125°C工作温度。
• ‌核心功能‌：通过单输入频率生成最多7路输出时钟（最高230MHz），集成低噪声PLL、可编程扩频时钟（SSC）及非易失性EEPROM存储配置。

‌2. 关键特性‌

• ‌输入灵活性‌：支持外部晶体（8MHz-32MHz）、LVCMOS时钟或VCXO控制（±150ppm调节范围）。
• ‌输出配置‌：
  • 独立供电引脚（1.8V/2.5V/3.3V LVCMOS输出）。
  • 每路输出频率可通过PLL分频器（Pdiv）和乘法器（N/M）编程。
• ‌低抖动性能‌：典型周期抖动60ps，支持中心/下扩频调制（±0.25%至±2.0%）。
• ‌控制接口‌：3个用户可编程引脚（S0/S1/S2）用于频率切换、SSC选择或输出使能，支持I²C/SMBus串行编程。

‌3. 应用场景‌

• ‌汽车电子‌：信息娱乐系统（集群、导航、ADAS）、车载网络（USB/以太网时钟）。
• ‌替代方案‌：可取代多晶体振荡器，节省PCB空间和成本。

‌4. 技术细节‌

• ‌PLL配置‌：
  • 30位乘法器/分频器（N/M）实现精确频率合成，自动调整内部环路滤波器。
  • 支持零PPM时钟生成（如音频/视频同步）。
• ‌封装‌：20引脚TSSOP（6.5mm × 6.4mm），符合工业级ESD防护标准（HBM 2kV）。

‌5. 开发支持‌

• ‌工具‌：TI Pro-Clock™软件简化PLL设计和寄存器配置。
• ‌文档‌：提供VCXO应用指南、I²C协议调试手册等配套资源。

‌6. 默认与编程‌

• 出厂默认配置为27MHz晶体输入直通输出，用户可通过EEPROM或实时寄存器改写定制参数。

‌7. 布局建议‌

• 晶体需贴近器件放置，避免寄生电容影响VCXO调节范围，推荐切割底层铜层以减少噪声耦合。

‌8. 电源管理‌

• 1.8V主电源需优先上电，若VDDOUT先供电需确保VDD接地以防电流倒灌。