‌CDCM61004四输出集成VCO低抖动时钟发生器技术文档总结

CDCM61004是一款高度通用、低抖动的频率合成器，能够 产生四个低抖动时钟输出，可在低压正发射极耦合之间选择 逻辑 （LVPECL）、低压差分信号 （LVDS） 或低压互补金属氧化物 半导体 （LVCMOS） 输出，来自 LVCMOS 输入的低频晶体，用于各种 有线和数据通信应用。该CDCM61004具有板载 PLL，可以 仅通过控制引脚即可轻松配置。整体输出随机抖动性能较小 超过 1 ps，RMS（从 10 kHz 到 20 MHz），使该器件成为要求苛刻的完美选择 SONET、以太网、光纤通道和 SAN 等应用程序。CDCM61004 可在 小型 32 引脚、5 mm × 5 mm VQFN 封装。
*附件：cdcm61004.pdf

该CDCM61004是一款高性能、低相位噪声、全集成电压控制的 振荡器 （VCO） 时钟合成器，具有四个通用输出缓冲器，可配置为 兼容 LVPECL、LVDS 或 LVCMOS。每个通用输出也可以转换为两个LVCMOS 输出。此外，LVCMOS 旁路输出时钟可在输出配置中提供，该配置 可以帮助晶体负载以实现精确所需的输入频率。它有一个 完全集成、低噪声、基于 LC 的 VCO，工作频率范围为
1.75 GHz 至 2.05 GHz。

锁相环 （PLL） 使 VCO 相对于输入同步，这可以 要么是低频晶体。输出共享一个来自VCO内核的输出分压器。 所有设备设置都通过控制引脚结构进行管理，该结构有两个控制 预分频器和反馈分频器，三个控制输出分频器的引脚，两个引脚 控制输出类型，以及一个控制输出的引脚启用。任何时候 PLL 设置 （包括输入频率、预分频器分频器或反馈分频器）发生变化时，必须进行复位 通过复位控制引脚发出（设备复位为低电平有效）。复位启动 PLL 重新校准过程以确保 PLL 锁定。当器件处于复位状态时，输出和分压器为 关闭。

输出频率（f 外 ）与频率成正比 输入时钟（f 在 ).反馈分压器、输出分压器和VCO 频率集 f外关于 f 在 .

通过使用控制，可以从 1、2、3、4、6 或 8 中选择输出分频器 引 脚。反馈分频器和预分频器分频器组合可从25和3、24和3、20中选择 和 4，或 15 和 5，也通过使用控制引脚。CDCM61004框图显示了CDCM61004的高级图。

该器件在3.3 V电源环境中工作，其特点是工作温度 –40°C 至 85°C。

特性

• 一个晶体/LVCMOS基准输入
  ，包括24.8832 MHz、25 MHz和26.5625 MHz
• 输入频率范围：21.875 MHz 至
  28.47 MHz
• 片上VCO工作频率范围
  为
  1.75 GHz至2.05 GHz
• 4 个输出可用：
  • 引脚可选择 LVPECL、LVDS 或
    2-LVCMOS;工作电压为 3.3 V
• 提供LVCMOS旁路输出
• 输出频率可通过单个输出分频器的 /1、/2、/3、/4、/6、
  /8 选择
• 支持常见的 LVPECL/LVDS 输出频率：
  • 62.5 兆赫、74.25 兆赫、75 兆赫、77.76 兆赫、
    100 兆赫、106.25 兆赫、125 兆赫、150 兆赫、
    155.52 兆赫、156.25 兆赫、159.375 兆赫、
    187.5 兆赫、200 兆赫、212.5 兆赫、250 兆赫、
    311.04 兆赫、312.5 兆赫、622.08 兆赫、
    625 兆赫
• 支持常见的LVCMOS输出频率：
  • 62.5 兆赫、74.25 兆赫、75 兆赫、77.76 兆赫、
    100 兆赫、106.25 兆赫、125 兆赫、150 兆赫、
    155.52 兆赫、156.25 兆赫、159.375 兆赫、
    187.5 兆赫、200 兆赫、212.5 兆赫、250 兆赫
• 输出频率范围：43.75 MHz 至
  683.264 MHz
• 内部PLL环路带宽：400 kHz
• 高性能 PLL 内核：
  • 相位噪声通常为–146 dBc/Hz，5 MHz失调，
    625 MHz LVPECL输出
  • 随机抖动通常为 0.509 ps，RMS
    （10 kHz 至 20 MHz），适用于 625 MHz LVPECL 输出
• 输出占空比校正至 50% （± 5%）
• LVPECL输出上的低输出偏斜为30 ps
• 使用控制引脚进行分频器编程：
  • 两个引脚，用于预分频器/反馈分频器
  • 三个用于输出分压器的引脚
  • 两个用于输出选择的引脚
• 提供芯片使能控制引脚
• 3.3V 内核和 I/O 电源
• 工业温度范围：–40°C 至 85°C
• 5mm × 5mm、32引脚、VQFN （RHB） 封装
• ESD 保护超过 2 kV （HBM）

参数

方框图

‌1. 产品概述‌
CDCM61004是德州仪器（TI）推出的高性能、低相位噪声时钟发生器，集成电压控制振荡器（VCO），支持四种可配置输出（LVPECL/LVDS/2×LVCMOS）。其核心特性包括：

• ‌输入频率范围‌：21.875 MHz至28.47 MHz（支持晶体或LVCMOS参考输入）。
• ‌VCO频率范围‌：1.75 GHz至2.05 GHz，相位噪声低至-146 dBc/Hz（625 MHz输出时）。
• ‌输出选项‌：4路通用输出（可独立配置为LVPECL、LVDS或双LVCMOS）及1路LVCMOS旁路输出。
• ‌低抖动性能‌：随机抖动典型值0.509 ps RMS（625 MHz LVPECL输出）。

‌2. 关键特性‌

• ‌灵活配置‌：通过控制引脚设置分频器（输出分频可选1/2/3/4/6/8）和输出类型，无需编程。
• ‌高精度‌：支持SONET、以太网、光纤通道等高速通信标准所需频率（如62.5 MHz、156.25 MHz、625 MHz等）。
• ‌工业级温度范围‌：-40°C至85°C，5 mm × 5 mm 32引脚VQFN封装。

‌3. 应用场景‌

• ‌数据通信‌：SONET、10G以太网、光纤通道、SATA等时钟驱动。
• ‌视频与存储‌：HDTV、PCI Express接口时钟生成。
• ‌替代方案‌：低成本替代高频晶体振荡器。

‌4. 功能模块‌

• ‌PLL核心‌：集成400 kHz带宽锁相环，支持快速锁定（典型启动时间2.25 ms）。
• ‌输出架构‌：
  • LVPECL：需外部150Ω电阻终端，支持高达683.264 MHz频率。
  • LVDS：100Ω差分终端，低功耗选项。
  • LVCMOS：22Ω串联终端电阻推荐，驱动5 pF负载。

‌5. 设计支持‌

• ‌热管理‌：需焊接裸露焊盘至PCB地平面以优化散热（θJA=33.1°C/W）。
• ‌电源滤波‌：建议使用铁氧体磁珠隔离模拟与数字电源，并配置0.1 μF去耦电容。
• ‌布局指南‌：高频信号远离晶体电路，缩短走线以减少寄生电容。

‌6. 典型配置示例‌

• ‌以太网交换机‌：25 MHz晶体输入→1.875 GHz VCO→4路156.25 MHz LVPECL输出（分频比4）。
• ‌功耗计算‌：四路LVPECL激活时典型功耗617.1 mW（含外部电阻损耗）。

‌7. 文档结构‌
包含特性描述、引脚定义、电气规格、应用电路及布局示例，完整覆盖设计、验证与生产需求。