LMK04000 精密时钟调节器技术手册

LMK04000系列精密时钟调理器提供低噪声抖动清除、时钟倍增和分配，无需高性能压控晶体振荡器 （VCXO） 模块。LMK04000 系列采用级联 PLLatinum 架构，结合外部晶体和变容二极管，提供低于 200 飞秒 （fs） 的均方根 （RMS） 抖动性能。
*附件：lmk04000.pdf

级联架构由两个高性能锁相环 （PLL）、一个低噪声晶体振荡器电路和一个高性能压控振荡器 （VCO） 组成。第一个 PLL （PLL1） 提供低噪声抖动清除器功能，而第二个 PLL （PLL2） 执行时钟生成。PLL1 可以配置为与外部 VCXO 模块配合使用，或使用带有外部晶体和变容二极管的集成晶体振荡器。当与非常窄的环路带宽一起使用时，PLL1 使用 VCXO 模块或晶体的卓越近相位噪声（偏移低于 50 kHz）来清洁输入时钟。PLL1 的输出用作 PLL2 的清洁输入基准，在那里它锁定集成 VCO。PLL2的环路带宽可以优化，以清除远相位噪声（偏移量高于50 kHz），其中集成VCO的性能优于PLL1中使用的VCXO模块或晶体。

LMK04000系列具有双冗余输入、五个差分输出和可选的上电默认时钟。输入模块配备了信号丢失检测和自动或手动选择参考时钟。每个时钟输出由一个可编程分频器、一个相位同步电路、一个可编程延迟和一个LVDS、LVPECL或LVCMOS输出缓冲器组成。CLKout2上提供了默认启动时钟，可用于为现场可编程门阵列（FPGA）或微控制器提供初始时钟，在系统上电过程中对抖动清除器进行编程。

特性

• 级联 PLLatinum PLL 架构
• PLL1
• 相位检测器速率高达 40 MHz
• 集成低噪声晶体振荡器电路
• 带LOS的双冗余输入参考时钟
• PLL2
• 归一化 [1 Hz] PLL 本底噪声为 -224 dBc/Hz
• 鉴相器速率高达 100 MHz
• 输入倍频器
• 集成低噪声VCO
• 超低RMS抖动性能
• 150 fs RMS 抖动 （12 kHz – 20 MHz）
• 200 fs RMS 抖动 （100 Hz – 20 MHz）
• LVPECL/2VPECL、LVDS和LVCMOS输出
• 支持高达 1080 MHz 的时钟速率
• 上电时默认时钟输出 （CLKout2）
• 五个专用通道分频器和延迟模块
• 引脚兼容系列时钟设备
• 工业温度范围：-40 至 85 °C
• 3.15 V 至 3.45 V 工作电压
• 封装：48 引脚 LLP （7.0 x 7.0 x 0.8 mm）

参数

方框图

‌1. 产品概述‌
LMK04000系列是德州仪器（TI）推出的精密时钟调节器家族，包含LMK04000/01/02/10/11/31/33等型号，专为低噪声时钟生成与分配设计。核心特性包括：

• ‌双级联PLL架构‌：PLL1（最大40MHz相位检测率）用于参考时钟清洁，PLL2（最大100MHz相位检测率）实现时钟生成，支持超低RMS抖动（150fs@12kHz-20MHz）。
• ‌多格式输出‌：支持LVPECL/2VPECL、LVDS、LVCMOS，频率最高达1080MHz。
• ‌集成功能‌：晶体振荡器电路、冗余输入参考时钟（带LOS检测）、可编程分频/延迟模块。

‌2. 关键特性‌

• ‌性能指标‌：
  • 电源范围：3.15V–3.45V，工业温度范围（-40°C至85°C）。
  • 默认上电时钟输出（CLKout2），支持FPGA/微控制器初始化。
• ‌应用领域‌：数据转换器时钟、无线基础设施、网络设备（SONET/SDH）、医疗/军事设备等。

‌3. 架构与功能模块‌

• ‌PLL1‌：清洁输入时钟噪声，支持外部VCXO或集成晶体振荡器，窄带宽优化近端相位噪声。
• ‌PLL2‌：集成低噪声VCO，宽带宽优化远端相位噪声，支持频率倍增模式（EN_PLL2_REF2X）。
• ‌时钟分配‌：5个独立通道，每通道含分频器（2-510）、同步电路、可调延迟（0-2250ps）及输出缓冲器。

‌4. 接口与控制‌

• ‌输入选项‌：双冗余参考时钟（CLKin0/1），支持LVDS/LVPECL/LVCMOS，可配置自动切换模式。
• ‌编程接口‌：通过Microwire（CLKuWire/DATAuWire/LEuWire）配置32位寄存器，需按特定序列初始化（如R15触发VCO校准）。

‌5. 设计支持‌

• ‌热管理‌：48引脚WQFN封装（7x7mm），θJA=27.4°C/W，需焊接裸露焊盘至PCB散热。
• ‌典型电路‌：包含环路滤波器设计、晶体振荡器参考电路（如12.288MHz晶体+SMV1249变容二极管）。

‌6. 性能优化‌

• ‌抖动控制‌：建议VCXO选择低相位噪声型号（如Wenzel XO），PLL1带宽10-200Hz，PLL2带宽50-200kHz。
• ‌电源去耦‌：推荐分离时钟输出与核心电源平面，LDObyp引脚需接10μF/0.1μF电容。

‌7. 文档结构‌

• ‌寄存器映射‌：详细列出R0-R15功能（如分频值、电荷泵增益、锁相检测配置）。
• ‌电气特性表‌：涵盖各模式下功耗、抖动、相位噪声等参数。

‌结论‌
LMK04000系列通过级联PLL和灵活配置，为高频低抖动应用提供高集成度解决方案，适用于对时序精度要求严苛的电子系统。设计时需重点关注VCXO性能、环路滤波器参数及热布局。