CDCEL925 具有1.8V LVCMOS输出的可编程2-PLL VCXO时钟合成器技术手册

CDCE925和CDCEL925是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。CDCE925和CDCEL925从单个输入频率生成多达五个输出时钟。每个输出都可以在系统内编程，以达到230MHz的任何时钟频率，使用多达两个独立的可配置PLL。

CDCEx925 有一个单独的输出电源引脚 VDDOUT，CDCEL925为 1.8V，CDCE925为 2.5V 至 3.3V。
*附件：cdcel925.pdf

输入接受外部晶体或LVCMOS时钟信号。在晶体输入的情况下，片内负载电容器足以满足大多数应用。负载电容器的值可在 0 至 20pF 范围内进行编程。此外，片上VCXO是可选的，允许将输出频率与外部控制信号（即PWM信号）同步。

例如，较深的M/N分频比允许从27MHz基准输入频率生成零ppm音频/视频、网络（WLAN、蓝牙、以太网、GPS）或接口（USB、IEEE1394、记忆棒）时钟。

所有 PLL 都支持 SSC（扩频时钟）。SSC 可以是中心扩展或下扩展时钟，这是减少电磁干扰 （EMI） 的常用技术。

根据PLL频率和分频器设置，自动调整内部环路滤波器组件，以实现每个PLL的高稳定性和优化的抖动传输特性。

该器件支持非易失性EEPROM编程，以便在应用中轻松定制器件。它预设为出厂默认配置，可以在进入PCB之前重新编程为不同的应用配置，或通过系统内编程重新编程。所有器件设置都可通过SDA/SCL总线（2线串行接口）进行编程。

三个自由可编程控制输入S0、S1和S2可用于选择不同的频率，或更改SSC设置以降低EMI，或其他控制功能，如输出禁用至低电平、输出处于高阻抗状态、断电、PLL旁路等。

CDCx925 在 1.8V 环境中工作，温度范围为 –40°C 至 85°C。

特性

• 可编程时钟发生器系列成员
  • CDCEx913：1PLL，3 个输出
  • CDCEx925：2PLL，5 个输出
  • CDCEx925：3PLL，7 个输出
  • CDCEx949：4PLL，9 个输出
• 系统内可编程性和EEPROM
  • 串行可编程易失性寄存器
  • 用于存储客户设置的非易失性EEPROM
• 灵活的输入时钟概念
  • 外部晶体：8MHz至32MHz
  • 片上VCXO：拉动范围±150ppm
  • 单端LVCMOS，频率高达160MHz
• 自由选择高达 230MHz 的输出频率
• 低噪声PLL内核
  • 集成 PLL 回路滤波器组件
  • 低周期抖动（典型值 60ps）
• 独立的输出电源引脚
  • CDCE925：3.3V 和 2.5V
  • CDCEL925：1.8V
• 灵活的时钟驱动器
  • 三个用户可定义的控制输入 [S0/S1/S2]，例如 SSC 选择、频率切换、输出使能或断电
  • 为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网™和 GPS 生成高精度时钟
  • 生成与 TI DaVinci™、OMAP™ 和 DSP 一起使用的通用时钟频率
  • 可编程 SSC 调制
  • 实现 0PPM 时钟生成
• 1.8V器件电源
• 宽温度范围：–40°C 至 85°C
• 采用 TSSOP 封装
• 用于轻松进行 PLL 设计和编程的开发和编程套件TI （Pro-Clock™）

参数

‌1. 产品概述‌

• ‌型号‌：CDCE925（3.3V/2.5V输出）与CDCEL925（1.8V输出），属于可编程时钟发生器家族成员。
• ‌核心功能‌：基于PLL的低成本、高性能时钟合成器/倍频器/分频器，支持扩频时钟（SSC）以降低EMI。
• ‌输出能力‌：2个独立PLL，5个LVCMOS输出，频率可编程至230MHz。

‌2. 关键特性‌

• ‌灵活输入‌：支持外部晶体（8MHz-32MHz）、LVCMOS时钟（≤160MHz）或VCXO控制。
• ‌低噪声PLL‌：集成环路滤波器，典型周期抖动60ps，支持自动调节优化稳定性。
• ‌输出配置‌：
  • 独立供电引脚（CDCE925: 3.3V/2.5V；CDCEL925: 1.8V）。
  • 可编程控制引脚（S0/S1/S2）实现频率切换、SSC选择、输出使能等功能。
• ‌温度范围‌：-40°C至85°C，16引脚TSSOP封装。

‌3. 应用场景‌

• 数字电视（D-TV）、机顶盒（STB）、DVD播放器/录像机、打印机、网络设备（WLAN/蓝牙/以太网）及接口（USB/IEEE1394）。

‌4. 技术细节‌

• ‌SSC支持‌：中心扩展或下扩展调制（0.25%-2%），降低EMI。
• ‌编程接口‌：通过SDA/SCL（I2C兼容）总线配置非易失性EEPROM，支持在线编程。
• ‌默认配置‌：上电后输出27MHz（晶体输入直通模式），可通过寄存器重定义。

‌5. 设计支持‌

• ‌布局建议‌：晶体需靠近芯片，对称布线；电源引脚需就近放置去耦电容。
• ‌功耗优化‌：单PLL启用时典型功耗20mA，支持按需关闭未使用模块。

‌6. 文档结构‌

• 包含引脚定义、电气特性、寄存器映射、典型应用电路及热性能数据，配套TI Pro-Clock软件简化配置。