CDCEL949 具有1.8V LVCMOS输出的可编程4-PLL VCXO时钟合成器技术手册

CDCE949和CDCEL949是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。这些器件从单个输入频率生成多达九个输出时钟。每个输出均可在系统内编程，适用于高达 230MHz 的任何时钟频率，使用多达四个独立的可配置 PLL。

CDCEx949具有独立的输出电源引脚（VDDOUT）：CDCEL949为1.8V，CDCE949为2.5V至3.3V。
*附件：cdcel949.pdf

输入接受外部晶体或LVCMOS时钟信号。如果使用外部晶体，片内负载电容器足以满足大多数应用。负载电容器的值可在 0pF 至 20pF 之间进行编程。此外，片上VCXO是可选的，允许输出频率与外部控制信号（即PWM信号）同步。

较深的M/N分频比允许从参考输入频率（例如27MHz）生成0ppm的音频或视频、网络（WLAN、蓝牙、以太网、GPS）或接口（USB、IEEE1394、记忆棒）时钟。

所有 PLL 都支持扩频时钟 （SSC）。SSC 可以是中心扩展或向下扩展时钟。这是减少电磁干扰 （EMI） 的常用技术。

根据PLL频率和分频器设置，自动调整内部环路滤波器组件以实现高稳定性，并优化每个PLL的抖动传递特性。

该器件支持非易失性EEPROM编程，可根据应用轻松定制器件。CDCEx949 预设为出厂默认配置。该器件可以在 PCB 组装之前重新编程为不同的应用配置，或通过系统内编程重新编程。所有器件设置都可通过SDA和SCL总线（2线串行接口）进行编程。

特性

• 可编程时钟发生器系列成员
  • CDCEx913：1 个 PLL，3 个输出
  • CDCEx925：2 个 PLL，5 个输出
  • CDCEx937：3 个 PLL，7 个输出
  • CDCEx949：4 个 PLL，9 个输出
• 系统内可编程性和EEPROM
  • 串行可编程易失性寄存器
  • 用于存储客户设置的非易失性EEPROM
• 灵活的输入时钟概念
  • 外部晶体：8MHz至32MHz
  • 片内VCXO拉动范围：±150ppm
  • 单端LVCMOS，频率高达160MHz
• 自由选择高达 230MHz 的输出频率
• 低噪声PLL内核
  • 集成 PLL 回路滤波器组件
  • 低周期抖动：60ps（典型值）
• 独立的输出电源引脚
  • CDCE949：3.3V 和 2.5V
  • CDCEL949：1.8V
• 灵活的时钟驱动器
  • 三个用户可定义的控制输入 [S0/S1/S2]（例如：SSC 选择、频率切换、输出使能或断电）
  • 为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网™和 GPS 生成高精度时钟
  • 生成与 TI-DaVinci™、OMAP™ 和 DSP 一起使用的通用时钟频率
  • 可编程 SSC 调制
  • 实现 0ppm 时钟生成
• 1.8V器件核心电源
• 宽温度范围：–40°C 至 85°C
• 采用 TSSOP 封装
• 用于轻松进行 PLL 设计和编程的开发和编程套件 （TI Pro-Clock™）

参数

方框图

‌1. 产品概述‌

• ‌型号‌：CDCE949（3.3V/2.5V输出）与CDCEL949（1.8V输出），为德州仪器（TI）推出的低功耗、可编程时钟发生器，支持扩频时钟（SSC）以降低电磁干扰（EMI）。
• ‌核心功能‌：通过4个独立PLL生成最多9路输出时钟，频率范围最高230MHz，支持视频、音频、USB、以太网等多种应用场景。

‌2. 关键特性‌

• ‌灵活输入‌：支持外部晶体（8MHz-32MHz）或LVCMOS时钟信号（最高160MHz），集成可编程负载电容（0pF-20pF）。
• ‌低噪声PLL‌：集成环路滤波器，典型周期抖动60ps，支持中心扩展/下扩展SSC调制（±0.25%至±2%）。
• ‌输出配置‌：
  • 独立供电引脚（VDDOUT）：CDCE949支持3.3V/2.5V，CDCEL949支持1.8V。
  • 每路输出可编程分频器（1-1023），支持3态、低电平或使能状态。
• ‌控制接口‌：3个用户可编程引脚（S0/S1/S2），支持频率切换、SSC参数调整及输出使能控制。

‌3. 应用领域‌

• 数字电视（D-TV）、机顶盒（STB）、DVD播放器/录像机、打印机、网络设备（WLAN/蓝牙/以太网）及接口（USB/IEEE1394）。

‌4. 技术细节‌

• ‌封装与温度‌：24引脚TSSOP封装，工作温度-40°C至85°C。
• ‌编程支持‌：通过2线串行接口（SDA/SCL）配置非易失性EEPROM，提供TI Pro-Clock™开发工具简化设计。
• ‌电气参数‌：
  • 典型供电电流38mA（全PLL激活），输出电流依电压和负载不同（如3.3V下12mA@230MHz）。
  • 支持1000次EEPROM编程周期，数据保存10年。

‌5. 默认配置‌

• 上电后默认将输入时钟（如27MHz）直通至所有输出，可通过编程自定义PLL分频比、SSC模式等。

‌6. 设计资源‌

• 提供完整的寄存器映射表（如PLL配置、输出分频控制），支持字节/块读写操作，兼容I²C/SMBus协议。

‌文档范围‌：涵盖特性、引脚定义、电气规格、编程指南及典型应用电路，适用于硬件工程师进行时钟系统设计。