‌CDCDLP223 时钟合成器技术文档总结

CDCDLP223是一款基于PLL的高性能时钟合成器，针对DLP™系统进行了优化。它使用20 MHz晶体生成基频，并导出100 MHz HCLK和300 MHz HCLK输出的频率。此外，该CDCDLP223在20 MHz输出端生成20 MHz晶体振荡器频率的缓冲副本。

100 MHz HCLK输出为XDR时钟发生器（CDCD5704）提供参考时钟。默认配置中应用了下扩频 0.5% 的扩频时钟，可减少电磁干扰 （EMI）。扩频时钟 （SSC） 通过串行控制接口打开和关闭。
*附件：cdcdlp223.pdf

300 MHz HCLK输出为DLP™控制ASIC的DMD控制逻辑提供200-400 MHz时钟信号。可以通过串行控制接口以 20 MHz 为步长进行频率选择。应用中心扩频±1.0%或±1.5%的扩频时钟，可通过串行控制接口禁用

该CDCDLP223具有故障安全启动电路，只有在施加足够的电源电压并且晶体振荡器提供稳定振荡时，该电路才能启用 PLL。在晶体启动时间和PLL稳定时间之后，所有输出都可以使用。

该CDCDLP223采用3.3 V单电源供电，工作温度范围为-40°C至85°C。

特性

• 高性能时钟合成器
• 使用 20 MHz 晶体输入产生多个输出频率
• 用于 20 MHz 振荡器的集成负载电容，降低系统成本
• 所有 PLL 环路滤波器组件均集成
• 生成以下时钟：
  • REF CLK 20 MHz（缓冲）
  • XCG CLK 100 MHz 带 SSC
  • DMD CLK 200-400 MHz，带可选 SSC
• 极低周期抖动特性：
  • 20 MHz输出时±100 ps
  • 100 MHz 和 200-400 MHz 输出时为 ±75 ps
• 包括扩频时钟 （SSC），100 MHz 的下扩频和 200-400 MHz 的中心扩频
• HCLK 差分输出，用于 100 MHz 和 200-400 MHz 时钟
• 采用3.3V单电源供电
• TSSOP20包装
• 工业温度范围 -40°C 至 85°C 的表征
• ESD保护超过JESD22
• 2000-V 人体模型 （A114-C） - MIL-STD-883，方法 3015
• 典型应用
  • 用于 DLP™ 系统的中央时钟发生器

参数

‌1. 产品概述‌
CDCDLP223是德州仪器(TI)推出的高性能PLL时钟合成器，专为DLP™投影系统设计。该器件采用20MHz晶体输入，可生成多种输出频率，并集成振荡器负载电容以降低系统成本。主要特性包括：

• 单3.3V供电，工业级温度范围（-40°C至85°C）
• 集成PLL环路滤波器组件
• 支持扩频时钟(SSC)技术以降低EMI
• TSSOP20封装，符合ESD防护标准（2000V人体模型）

‌2. 关键功能‌

• ‌输出时钟‌：
  • 20MHz REF CLK（缓冲输出）
  • 100MHz XCG CLK（带0.5%下扩频SSC）
  • 200-400MHz DMD CLK（可编程步进20MHz，支持±1.0%/±1.5%中心扩频SSC）
• ‌性能参数‌：
  • 极低周期抖动：±100ps（20MHz）、±75ps（100/200-400MHz）
  • 差分HCLK输出（100MHz和200-400MHz）

‌3. 控制接口‌

• 2线串行接口（兼容I2C/SMBus）：
  • 支持标准模式（100kHz）和快速模式（400kHz）
  • 可编程频率选择、SSC启停及输出配置
• 硬件使能引脚(EN)直接控制所有输出启停

‌4. 典型应用‌

• DLP™系统的核心时钟发生器
• 为XDR时钟分配芯片(CDCD5704)提供参考时钟
• 驱动DLP™控制ASIC的DMD逻辑模块

‌5. 其他信息‌

• 内置安全启动电路，确保电源稳定后输出有效时钟
• 提供完整的热阻参数（θJA=83°C/W）和绝对最大额定值
• 配套20MHz晶体规格要求：ESR≤100Ω，负载电容20pF
• 生产数据截至2025年9月，符合TI标准保修条款