FPGA开发板—璞致 Kintex-7 系列核心板PZ-K7325T/PZ-K7410T 使用说明 XILINX核心板简介

璞致电子科技 2025-09-22 511
加入交流群

电子说

1.4w人已加入

描述

​
第一章********核心板简介

[]()1.1产品简介

PZ-K7325T/PZ-K7410T 核心板采用 XILINX 公司 Kintex-7 系列的 XC7K325T-2FFG900I/XC7K410T-2FFG900I 作为主控制器，核心板采用 4 个 0.6mm 间距 120P 镀金连接器与母板连接，核心板四个脚放置了 4 个 3.5mm 固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震 动的环境下稳定运行。

[]()1.2********产品规格

PZ-K7325T/PZ-K7410T********工业级核心板规格
主控制器
逻辑单元（logic cells）
触发器（Flip-Flops）
Slices
DSP Slices
Block RAM
DDR3/DD3L
QSPI FLASH
启动方式
千兆以太网
用户LED
IO 数量
GTX 接口数量
工作电压/最大电流
工作温度
核心板尺寸、工艺
与底板扣接高度

[]()1.3********产品外观

如下图标注了各个主要电子元器件在核心板的位置，方便用户 查看识别。

FPGAFPGA​编辑

[]()1.4********产品尺寸

核心板尺寸为 83.8x64.8mm，核心板通过背面的 4 颗 0.6mm/120P 镀金高速连接器与底板连接，合高 3mm。如下图是核心板的尺寸标注。

FPGAFPGA​编辑

[]()[]()第二章********核心板使用说明

[]()2.1********核心板供电

核心板供电电压是 5V，在核心板的四个角都留有电源输入管脚，

电源管脚在模块内部已做了连通，此设计是为了方便底板的电源接入， 设计时只需要连接一个角上的电源管脚，核心板即可工作。电源连接 需用铜皮连接且打足够的过孔保证电源通流能力。核心板上的所有 GND 信号都需要连接到底板上，每个 GND 通过两个过孔与底板连接以 确保通流能力。核心板的极限电流在 5V/3A，所以外部供电需要考虑 极限电流情况以保证核心板工作稳定。

给模组供电的电源输出电压需要稳定，在模组电源输入加一级 DCDC 电源转换，从高电压转到 5V，DCDC 电流输出能力可以选 5A 左 右，如电源芯片 MP2482 可以参考。在模组电源输入处需至少放置 2 颗 220uF/10V 电容保证电源质量。

FPGAFPGA​编辑

[]()2.2********核心板时钟

核心板上放置了两颗有源差分晶振，200M 时钟为逻辑侧提供差 分时钟，125M 为 GTX 接口提供差分时钟。如下图，200M 差分时钟接 入 BANK33 的 13P/13N 管脚，对应的管脚位置为AG10/AH10,125M 时钟 做了 buf 转换成两路分别给到BANK116/117 的 N8/N7、J8/J7 位置。

IO_13P_MRCC_33(AG10)

CLK_200Mhz

IO_13N_MRCC_33(AH10)

MGT_116_CLK1_P(N8)

MGT_116_CLK1_N(N7) CLK_BUF

MGT_117_CLK1_P(J8)

MGT_117_CLK1_N(J7)

[]()2.3********核心板复位

核心板预留了一个复位按键，用于调试使用，此复位按键采用 RC 电路，复位并不充分，只作为调试使用，按键与 FPGA 的 BANK14 连接， 对应管脚为 IO_12P_MRCC_14(T26)。实际产品需要加复位电路，可以 在底板上采用专用复位芯片，如 MAX811，或者其他复位时间更长的芯 片。

FPGAFPGA​编辑

[]()2.4********核心板启动方式

核心板支持两种启动模式，分别是 JTAG、QSPI Flash。默认为 QSPI Flash 启动。

[]()2.5********网口连接

核心板上放置了一颗千兆以太网芯片,以太网芯片与 FPGA 芯片 之间通过 RGMII 接口互联，连接对应管脚见下表，以太网对外连接只 需要一个带变压器的 RJ45 即可使用，芯片地址 PHY_AD[2:0]=001， 连接原理图可参考下图。

注意：产品电路需要在网口信号线和LED上加静电防护，0.1uF电容选用耐压2KV或者3KV。

RMGII 信号管脚名称管脚位置
TX_CLKIO_13N_MRCC_14U28
TXD0IO_14P_MRCC_14T25
TXD1IO_14N_MRCC_14U25
TXD2IO_15P_14U29
TXD3IO_15N_14U30
TX_ENIO_16P_14V26
RX_CLKIO_13P_MRCC_14U27
RXD0IO_16N_14V27
RXD1IO_17P_14V29
RXD2IO_17N_14V30
RXD3IO_18P_14V25
RX_CTLIO_18N_14W26
PHY_nRST（默认上电复位）IO_20P_14W23
MDCIO_19P_14V19
MDIOIO_19N_14V20

FPGAFPGA​编辑

[]()2.6QSPIFLASH

板载 32MB 的 QSPI FLASH，型号为MX25L25645GM2I-08G，用于存 储启动文件。

QSPIFLASH引脚管脚名称管脚位置
DATA0IO_1P_14P24
DATA1IO_1N_14R25
DATA2IO_2P_14R20
DATA3IO_2N_14R21
QSPI_CSIO_6P_14U19
QSPI_CLKCCLK_0B10

[]()2.7板载LED

为方便调试，核心板上放置了五颗 LED，LED 的管脚位置如下表， 当管脚输出高电平时 LED 点亮，低电平 LED 灭。

序号管脚名称管脚位置
LED1IO_23P_14U24
LED2IO_23N_14V24
LED3IO_24P_14W21
LED4IO_24N_14W22
LED5IO_25_14W19

[]()2.8BANK接口电平选择

核心板上对外的 BANK 分别为 BANK12/13/14/15/32/33/34,这些

FPGAFPGA​编辑

BANK 的 IO 均可独立支持 1.8V/2.5V/3.3V 三种电平可调，BANK 默认 电平为 3.3V。如果需要更换电平，只需要更换对应位置电阻即可实现 调整,核心板上都有标注 BANK 电平调节电阻位置，如下图所示。

FPGAFPGA​编辑

[]()2.9DDR3********管脚连接

PS 侧配置了四颗工业级 DDR3L 芯片，单颗容量 512MB，四颗共计 容量为 2GB,型号为 MT41K256M16TW-107IT:P，DDR3L 管脚分配参见下 表。

DDR3L********引脚管脚名称管脚位置
DDR3_D0IO-L4N-32AG14
DDR3_D1IO-L5P-32AH17
DDR3_D2IO-L1N-32AK15
DDR3_D3IO-L4P-32AF15
DDR3_D4IO-L1P-32AK16
DDR3_D5IO-L6P-32AE16
DDR3_D6IO-L2N-32AH15
DDR3_D7IO-L5N-32AJ17
DDR3_DM0IO-L2P-32AG15
DDR3_DQS_P0IO-L3P-32AH16
DDR3_DQS_N0IO-L3N-32AJ16
DDR3_D8IO-L8N-32AH19
DDR3_D9IO-L7N-32AK19
DDR3_D10IO-L10P-32AD19
DDR3_D11IO-L10N-32AE19
DDR3_D12IO-L11P-32AF18
DDR3_D13IO-L12N-32AG17
DDR3_D14IO-L8P-32AG19
DDR3_D15IO-L11N-32AG18
DDR3_DM1IO-L12P-32AF17
DDR3_DQS_P1IO-L9P-32AJ18
DDR3_DQS_N1IO-L9N-32AK18
DDR3_D16IO-L17N-32AC19
DDR3_D17IO-L18P-32AB17
DDR3_D18IO-L18N-32AC17
DDR3_D19IO-L16P-32AA18
DDR3_D20IO-L14P-32AD17
DDR3_D21IO-L16N-32AB18
DDR3_D22IO-L13N-32AE18
DDR3_D23IO-L17P-32AB19
DDR3_DM2IO-L14N-32AD16
DDR3_DQS_P2IO-L15P-32Y19
DDR3_DQS_N2IO-L15N-32Y18
DDR3_D24IO-L20N-32AB15
DDR3_D25IO-L23P-32AA17
DDR3_D26IO-L24N-32Y15
DDR3_D27IO-L19P-32AE15
DDR3_D28IO-L20P-32AA15
DDR3_D29IO-L22N-32AD14
DDR3_D30IO-L24P-32Y16
DDR3_D31IO-L22P-32AC14
DDR3_DM3IO-L23N-32AA16
DDR3_DQS_P3IO-L21P-32AC16
DDR3_DQS_N3IO-L21N-32AC15
DDR3_D32IO-L6P-34AC7
DDR3_D33IO-L1P-34AD4
DDR3_D34IO-L4N-34AC4
DDR3_D35IO-L5N-34AE6
DDR3_D36IO-L4P-34AC5
DDR3_D37IO-L5P-34AD6
DDR3_D38IO-L2N-34AC1
DDR3_D39IO-L1N-34AD3
DDR3_DM4IO-L2P-34AC2
DDR3_DQS_P4IO-L3P-34AD2
DDR3_DQS_N4IO-L3N-34AD1
DDR3_D40IO-L7N-34AF2
DDR3_D41IO-L7P-34AF3
DDR3_D42IO-L11N-34AF5
DDR3_D43IO-L8P-34AE1
DDR3_D44IO-L11P-34AE5
DDR3_D45IO-L10N-34AE3
DDR3_D46IO-L12P-34AF6
DDR3_D47IO-L10P-34AE4
DDR3_DM5IO-L8N-34AF1
DDR3_DQS_P5IO-L9P-34AG4
DDR3_DQS_N5IO-L9N-34AG3
DDR3_D48IO-L16P-34AH2
DDR3_D49IO-L13N-34AJ4
DDR3_D50IO-L16N-34AJ2
DDR3_D51IO-L13P-34AH4
DDR3_D52IO-L17N-34AK1
DDR3_D53IO-L14P-34AH6
DDR3_D54IO-L17P-34AJ1
DDR3_D55IO-L18P-34AJ3
DDR3_DM6IO-L14N-34AH5
DDR3_DQS_P6IO-L15P-34AG2
DDR3_DQS_N6IO-L15N-34AH1
DDR3_D56IO-L23N-34AK8
DDR3_D57IO-L22N-34AK6
DDR3_D58IO-L23P-34AJ8
DDR3_D59IO-L24N-34AK4
DDR3_D60IO-L20P-34AF7
DDR3_D61IO-L24P-34AK5
DDR3_D62IO-L19P-34AF8
DDR3_D63IO-L22P-34AJ6
DDR3_DM7IO-L20N-34AG7
DDR3_DQS_P7IO-L21P-34AH7
DDR3_DQS_N7IO-L21N-34AJ7
DDR3_A0IO-L18P-33AH11
DDR3_A1IO-L21P-33AH14
DDR3_A2IO-L7N-33AC10
DDR3_A3IO-L10N-33AE9
DDR3_A4IO-L15N-33AK9
DDR3_A5IO-L8N-33AE8
DDR3_A6IO-L19P-33AE13
DDR3_A7IO-L10P-33AD9
DDR3_A8IO-L23P-33AF12
DDR3_A9IO-L9P-33AC12
DDR3_A10IO-L18N-33AJ11
DDR3_A11IO-L20N-33AK13
DDR3_A12IO-L14P-33AE10
DDR3_A13IO-L7P-33AB10
DDR3_A14IO-L22N-33AJ12
DDR3_BA0IO-L22P-33AJ13
DDR3_BA1IO-L21N-33AJ14
DDR3_BA2IO-L9N-33AC11
DDR3_CSIO-L16P-33AG9
DDR3_RASIO-L14N-33AF10
DDR3_CASIO-L17P-33AK11
DDR3_WEIO-L16N-33AH9
DDR3_ODTIO-L20P-33AK14
DDR3_RESETIO-L8P-33AD8
DDR3_CLK_PIO-L12P-33AD12
DDR3_CLK_NIO-L12N-33AD11
DDR3_CKEIO-L17N-33AK10

[]()[]()第三章********底板设计注意事项

[]()3.1电源部分PCB********设计

电源输入需要铺铜皮连接，打足够的过孔保证通电流能力，但电 源电压较高，干扰较大，在保证通流的条件下不要让这个铜皮更大， 以免干扰其他信号。地管脚需要连接到地平面上，且一个地管脚需要 打两个过孔，保证通流和充分连接。

FPGAFPGA​编辑

[]()3.2********高速接口布局走线

1）千兆以太网：

与 RJ45 端连接的信号需要保持等长，RGMII 接口的 TX 部分与 RX 部分需要单独保持等长。

2）HDMI 接口

HDMI 接口信号需要走差分，且差分之间需保持等长控制。

  1. 其他高速接口

依据接口规范控制。

[]()3.3LVDS信号

模组的 BANK 电平可以在 1.8V/2.5V/3.3V 三种电平之间选择，默 认为 3.3V 电平，如果需要工作在 LVDS 模式下，需要把接口电平调整 为 1.8V 或者2.5V。同时底板的 LVDS 信号走线需做差分/阻抗控制处 理，并且差分之间保持等长。

[]()3.4GTX信号走线

GTX 走线需要考虑的问题比较多，对于有疑问的用户可以联系客 服接入技术支持。

[]()3.5********产品防护

对于产品设计，需要在各类接口加上防护电路。需按防护等级需 求进行设计。

[]()[]()第四章********核心板管脚与信号等长

[]()4.1********核心板管脚定义

PZ-K7325T/PZ-K7410T 核心板管脚定义我们单独提供了说明文 档。详细的管脚定义参见文件夹《PZ-K7325T-410T 核心板管脚与等 长》。

[]()4.2********信号等长

为方便用户设计底板以及信号走高速，我们严格做个等长走线， 并且我们提供了J1-J4 连接器上的走线长度数据，方便用户协同底板 设计。详细数据表格参见文件夹《PZ-K7325T-410T 核心板管脚与等 长》。

​审核编辑 黄宇

打开APP阅读更多精彩内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

下载APP
|投诉反馈|电子发烧友网
© 2021 elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分