如何解决NB模块时间不准问题

常见问题

产品不良率非常高，发现时间偏移巨大，每天有15s之多，无法满足NB应用要求。

应用：物联网-NB模组

如何解决此类时间偏移巨大的问题呢？

简单：首先把基本信息罗列，结合实际测试，适当修改晶体的负载电容。

干货分享

主芯片：是一款低功耗应用的NB-IoT Cat-NB2 SoC通讯芯片；

时钟回路使用的晶振：32.768KHz 12.5pf +-20ppm晶振

图：32KHz时钟回路原理图

原理图中，可以看到，此设计使用两个10pf外接电容，而且布线紧凑。

我们大致可以推断出，两个10pf的外接电容，其电容串联+寄生电容2pf左右，整体负载电容约为7pf，与32.768KHz的12.5pf条件不符，相差太多。

实际测试：

当前使用两个10pf，输出误差达到+170ppm之多，1ppm误差对应0.0864s/day，+170ppm约为每天偏差14s，与反馈一致，这显然是不可行的。

根据外接电容与输出频率的反比关系，此时增加C1和C2的电容值才行，但是电容的增加，会使其起振性能下降，功耗也会增加，不适合当前的模块(NB)应用。并且当前的起振能力仅有370K欧姆，如果增加大量电容值，晶体回路必然会存在不起振的风险。

此时需要更换小负载电容值，内阻更低的晶振才行。

解决思路

选用Epson 32.768KHz晶振：

FC2012AN 7pf +-20ppm

其特点是低内阻，仅有60K欧姆（同类型的晶振一般是90K欧姆，内阻越低，功耗越低）。

2.0*1.2mm的小封装，整体非常适合低功耗、小封装应用。

图：FC2012AN官网截图

实际测试：

可以看到，如果改用FC2012AN 7pf晶体，回路的输出频率误差仅有11.2ppm，起振余量是370K欧姆，大于5倍的ESR(60K欧姆*5=300K)值。

我们看一下误差是多少：

0.0864s/day*11.2=0.96768s/day 即每天不到1s。

总结：

时间不准，需要调整外接的两个电容；

低内阻意味着功耗更低，否则有起振的风险。