设计高速电路板布局时需要解决的众多因素

尽管其在高速电路中具有重要性，但印刷电路板（PCB）布局通常是设计过程中的最后步骤之一。高速PCB布局有很多方面; 关于这个问题已经写了很多卷。本文从实际角度阐述了高速布局。主要目的是帮助新手了解在设计高速电路板布局时需要解决的众多因素。但它也是为了让那些远离电路板布局一段时间的人受益。并非每个主题都可以在这里提供的空间中详细介绍，但我们解决了在提高电路性能，缩短设计时间和最大限度地减少耗时修订方面获得最大回报的关键领域。

虽然重点是涉及高速运算放大器的电路，但这里讨论的主题和技术通常适用于大多数其他高速模拟电路的布局。当运算放大器在高RF频率下工作时，电路性能在很大程度上取决于电路板布局。高性能的电路设计看起来很好“纸上”可以在粗心或草率布局的阻碍下提供平庸的性能。提前考虑并在整个布局过程中注意显着的细节将有助于确保电路按预期执行。

原理图

虽然没有保证，但良好的布局从良好的原理图开始。在绘制原理图时要周到和慷慨，并考虑通过电路的信号流。从左到右具有自然且稳定流动的示意图也将在板上具有良好的流动。尽可能在原理图上提供尽可能多的有用信息。从事这项工作的设计师，技术人员和工程师将非常感激，包括我们; 有时我们会被客户要求帮助设计电路，因为设计师已经不在了。

除了通常的参考标志，功耗和容差之外，哪种信息属于原理图？以下是一些可以将普通原理图转换为超级原理图的建议！添加波形，有关外壳或外壳的机械信息，走线长度，禁区; 指定哪些组件需要在板上; 包括调谐信息，元件值范围，热信息，受控阻抗线，注释，简要电路操作说明......（列表继续）。

信任没有人

如果您没有自己的布局，请务必留出足够的时间与布局人员一起完成设计。此时的一盎司预防值得超过一磅治疗！不要指望布局人能够读懂你的想法。在布局过程的开始阶段，您的输入和指导是最关键的。您可以提供的信息越多，整个布局过程中涉及的信息越多，电路板就会越好。为设计师提供临时完成点 - 您希望在其中获得布局进度的通知，以便快速查看。这种“循环闭合”可防止布局误入歧途，并最大限度地减少重新设计电路板布局。

您对设计人员的说明应包括：电路功能的简要说明; 显示输入和输出位置的电路板草图; 电路板堆叠（即电路板厚度，电路层数，信号层和电平，电源，接地，模拟，数字和RF的细节）; 哪个信号需要在每一层; 需要关键部件的位置; 绕过组件的确切位置; 哪些痕迹至关重要; 哪些线路需要控制阻抗线; 哪些线需要匹配长度; 元件尺寸; 哪些痕迹需要远离（或接近）彼此; 哪些电路需要彼此远离（或靠近）; 哪些组件需要彼此接近（或远离）; 哪些组件位于电路板的顶部和底部。你永远不会得到一个投诉给了人太多的信息太少，是的; 太多了，没有。

一个学习经验：大约10年前，我设计了一个多层表面安装板与板的两面组成部分。电路板用许多螺丝拧入镀金铝制外壳（由于严格的振动规格）。偏置馈通引脚穿过电路板。引脚通过引线键合到PCB上。这是一个复杂的集会。电路板上的一些组件是SAT（设置为测试）。但我没有说明这些组件应该在哪里。你能猜出其中一些被放置的地方吗？对！在董事会的底部。当生产工程师和技术人员不得不拆开组件，设定值，然后重新组装所有东西时，他们并不高兴。我没有再犯这个错误。

位置，位置，位置

和房地产一样，位置就是一切。电路放置在电路板上，各个电路元件所在的位置，以及附近的其他电路都是关键的。

通常，输入，输出和电源位置是定义的，但它们之间发生的事情是“争抢”。这是注意布局细节将产生显着回报的地方。从单个电路和整个电路板开始，关键元件放置开始。从一开始就指定关键组件位置和信号路由路径有助于确保设计按照预期的方式工作。在第一次降低成本和压力时做到正确，并缩短周期时间。

电源旁路

绕过放大器电源端的电源以最大限度地降低噪声是PCB设计过程的关键方面 - 无论是高速运算放大器还是任何其他高速电路。绕过高速运算放大器有两种常用配置。

接地导线：这种技术在大多数情况下效果最佳，它使用多个并联电容器，从运放的电源引脚直接连接到地。通常，两个并联电容器就足够了 - 但是一些电路可能受益于并联的附加电容器。

并联不同的电容值有助于确保电源引脚在宽频带上看到低交流阻抗。这在运算放大器电源 抑制的频率下尤为重要（PSR）正在下滑。电容有助于补偿放大器降低的PSR。在数十年的频率下保持低阻抗接地路径将有助于确保不需要的噪声无法进入运算放大器。图1显示了多个并联电容器的优势。在较低频率下，较大的电容器提供低阻抗接地路径。一旦这些电容器达到自谐振，电容质量就会降低，电容器就会变成电感。这就是为什么使用多个电容器很重要的原因：当一个电容器的频率响应下降时，另一个电容器的频率响应变得很大，从而在几十年的频率下保持低交流阻抗。

图1.电容器阻抗与频率的关系。

直接从运算放大器的电源引脚开始; 具有最低值和最小物理尺寸的电容应与运算放大器放置在电路板的同一侧，并尽可能靠近放大器。电容器的接地侧应连接到接地层，导线或走线长度最短。此接地连接应尽可能靠近放大器的负载，以最大限度地减少导轨和地之间的干扰。图2说明了这种技术。

图2.并联电容器轨对地旁路。

对于下一个更高值的电容器，应该重复该过程。一个好的起点是最小值为0.01μF，下一个电容器为低ESR的2.2μF或更大电解质。0508外壳尺寸为0.01μF，具有低串联电感和出色的高频性能。

轨到轨：备用配置使用一个或多个旁路电容连接在运算放大器的正负电源轨之间。当难以获得电路中的所有四个电容器时，通常使用该方法。这种方法的缺点是电容器外壳尺寸会变大，因为电容器两端的电压是单电源旁路方法的两倍。较高的电压需要较高的击穿等级，这意味着更大的外壳尺寸。但是，此选项可以改善PSR和失真性能。

由于每个电路和布局不同; 电容器的配置，数量和值由实际电路要求决定。

寄生效应

寄生虫是那些令人讨厌的小小鬼，它们会进入你的PCB（非常字面），并在你的电路中造成严重破坏。它们是隐藏的杂散电容和电感，可以渗透高速电路。它们包括由封装引线和多余走线长度形成的电感器; 焊盘对地，焊盘到电源平面和焊盘到走线电容器; 与过孔的交互，以及更多的可能性。图3（a）是同相运算放大器的典型示意图。但是，如果要考虑寄生元件，则相同的电路如图3（b）所示。

图3.典型运算放大器电路，如设计（a）和寄生效应（b）。

在高速电路中，影响电路性能并不需要太多。有时只有十分之一皮法就足够了。例证：如果在反相输入端仅存在1 pF的额外杂散寄生电容，则可能在频域中引起几乎2 dB的峰值（图4）。如果存在足够的电容，则可能导致不稳定和振荡。

图4.由寄生电容引起的额外峰值。

在寻找有问题的寄生效应的来源时，一些计算那些小鬼的大小的基本公式可以派上用场。公式1是平行板电容的公式（见图5）。

C是电容，A是板的面积，单位为cm 2，k是板材的相对介电常数，d是板之间的距离，单位为厘米。

图5.两块板之间的电容。

条形电感是另一种需要考虑的寄生电路，这是由于走线长度过大和缺少接地层造成的。公式2显示了走线电感的公式。见图6。

W是迹线宽度，L是迹线长度，H是迹线的厚度。所有尺寸均以毫米为单位。

图6.走线长度的电感。

图7中的振荡显示了2.54 cm走线长度对高速运算放大器同相输入的影响。等效杂散电感为29 nH（毫微亨），足以引起持续的低电平振荡，在整个瞬态响应期间持续存在。该图还显示了如何使用接地层减轻杂散电感的影响。

图7.带有 - 和不带接地平面的脉冲响应。

Vias是寄生物的另一个来源; 它们可以引入电感和电容。公式3是寄生电感的公式（见图8）。

T是电路板的厚度，d是通孔的直径，单位为厘米。

图8.通过尺寸。

公式4显示了如何计算通孔的寄生电容（见图8）。

ε - [R是基板材料的相对磁导率。T是电路板的厚度。D 1是围绕通孔的垫的直径。D 2是接地平面中的间隙孔的直径。所有尺寸均以厘米为单位。在0.157厘米厚的电路板中，单个通孔可以增加1.2 nH的电感和0.5 pF的电容; 这就是为什么在铺设木板时，必须保持不断的守夜，以尽量减少寄生虫的渗透！

地平面

讨论的内容远不止这里讨论，但我们将重点介绍一些关键特性，并鼓励读者更详细地研究这一主题。本文末尾将出现一个参考列表。

接地层用作公共参考电压，提供屏蔽，实现散热，并减少杂散电感（但它也会增加寄生电容）。虽然使用地平面有许多优点，但在实施地平面时必须小心，因为它可以做什么和不能做什么都有限制。

理想情况下，PCB的一层应专用于作为接地层。当整个飞机不间断时，将获得最佳效果。抵制移除地平面区域的诱惑，以便在该专用层上路由其他信号。接地平面通过导体和接地平面之间的磁场消除来减小走线电感。当去除接地平面的区域时，可以将意外的寄生电感引入接地平面上方或下方的迹线中。

因为接地平面通常具有大的表面和横截面积，所以接地平面中的电阻保持最小。在低频时，电流将采用阻抗最小的路径，但在高频时，电流遵循阻抗最小的路径。

尽管如此，也有例外，有时地面平面越少越好。如果从输入和输出焊盘下方移除接地层，则高速运算放大器的性能会更好。输入端接地引入的杂散电容加到运算放大器的输入电容上，会降低相位裕量并导致不稳定。从寄生参数讨论中可以看出，运算放大器输入端的1 pF电容会导致严重的峰值。输出端的电容负载（包括电流）在反馈环路中产生极点。这会降低相位裕量并可能导致电路变得不稳定。

模拟和数字电路（包括接地层和接地层）应尽可能分开。快速上升沿产生在地平面中流动的电流尖峰。这些快速电流尖峰会产生噪声，可能会破坏模拟性能。模拟和数字接地（和电源）应连接在一个公共接地点，以最大限度地减少循环数字和模拟接地电流和噪声。

在高频率下，必须考虑称为趋肤效应的现象。趋肤效应导致电流在导体的外表面中流动，从而使导体变窄，从而使电阻从其dc值增加。虽然趋肤效应超出了本文的范围，但铜的皮肤深度（厘米）的近似值很好

不太敏感的电镀金属有助于减少皮肤效应。

打包

运算放大器通常以各种封装形式提供。选择的封装会影响放大器的高频性能。主要影响是寄生效应（前面提到）和信号路由。在这里，我们将重点介绍将输入，输出和电源路由到放大器。

图9显示了SOIC封装（a）中的运算放大器与SOT-23封装（b）中的运算放大器之间的布局差异。每种包装类型都有其自身的挑战。关注（a），仔细检查反馈路径表明有多种选择来路由反馈。保持跟踪长度是最重要的。反馈中的寄生电感可能导致振铃和过冲。在图9（a）和9（b）中，反馈路径围绕放大器布线。图9（c）显示了另一种方法 - 在SOIC封装下布线反馈路径 - 这最小化了反馈路径长度。每个选项都有细微差别。第一种选择可能会导致走线长度过长，串联电感增加。第二种选择使用过孔，这可能会引入寄生电容和电感。在铺设电路板时必须考虑这些寄生效应的影响和影响。SOT-23布局几乎是理想的：最小反馈走线长度和使用过孔; 负载和旁路电容器通过短路径返回同一接地连接; 正极轨电容器（图9（b）中未示出）直接位于电路板底部的负轨电容器下方。

图9.运算放大器电路的布局差异 （a）SOIC封装，（b）SOT-23，以及（c）在板下具有RF的SOIC。

低失真放大器引脚排列：一些新的低失真引脚排列，可用于某些ADI公司的运算放大器（例如AD8045），有助于消除前面提到的两个问题; 它还改善了其他两个重要领域的表现。LFCSP的低失真引脚排列（如图10所示）采用传统运算放大器引脚排列，逆时针旋转一个引脚，并添加第二个输出引脚作为专用反馈引脚。

图10.具有低失真引脚排列的运算放大器。

低失真引脚排列允许输出（专用反馈引脚）和反相输入之间的紧密连接，如图11所示。这极大地简化了布局并简化了布局。

图11. AD8045低失真运算放大器的PCB布局

另一个好处是降低了二次谐波失真。传统运算放大器引脚配置中二次谐波失真的一个原因是同相输入和负电源引脚之间的耦合。LFCSP封装的低失真引脚排列消除了这种耦合，大大降低了二次谐波失真; 在某些情况下，降低幅度可达14 dB。图12显示了AD8099 SOIC和LFCSP封装之间的失真性能差异。

该封装还具有另一个优势 - 功耗。LFCSP提供裸露焊盘，可降低封装的热阻，并可将θJA提高约40％。凭借其较低的热阻，该设备运行温度更低，从而提高了可靠性

图12. AD8099失真比较 - 与SOIC和LFCSP封装相同的运算放大器。

目前，三款ADI公司的高速运算放大器均采用新型低失真引脚排列：AD8045，AD8099和AD8000。

路由和屏蔽

电路板上存在各种模拟和数字信号，具有高电压和低电压以及直流至GHz的电流。保持信号彼此干扰可能很困难。

回顾“不信任任何人”的建议，至关重要的是要提前考虑如何在电路板上处理信号的计划。重要的是要注意哪些信号是敏感的，并确定必须采取哪些步骤来保持其完整性。接地层为电信号提供公共参考点，它们也可用于屏蔽。当需要信号隔离时，第一步应该是提供信号走线之间的物理距离。以下是一些需要遵守的良好做法：

最大限度地减少长并行运行和同一板上信号走线的紧密接近将减少电感耦合。最小化相邻层上的长迹线将阻止电容耦合。

需要高隔离度的信号走线应在不同的层上布线，并且如果它们不能完全隔开，则应在其间具有接地平面的情况下彼此正交。正交布线将使电容耦合最小化，并且接地将形成电屏蔽。该技术用于形成受控阻抗线。

高频（RF）信号通常在受控阻抗线上运行。也就是说，迹线保持特征阻抗，例如50欧姆（在RF应用中典型）。两种常见类型的受控阻抗线，微带线和带状线都可以产生类似的结果，但具有不同的实现方式。

微带控制阻抗线，如图13所示，可以在电路板的任一侧运行; 它使用紧邻其下方的地平面作为参考平面。

图13.微带传输线。

公式6可用于计算FR4板的特征阻抗。

H是从地平面到信号轨迹的距离，W是走线宽度，T是走线厚度; 所有尺寸均以密耳（英寸×10 -3）为单位。ε - [R是PCB材料的介电常数。

带状线控制阻抗线（见图14）使用两层接地层，信号迹线夹在它们之间。这种方法使用更多的迹线，需要更多的电路板层，对电介质厚度变化敏感，并且成本更高 - 因此它通常仅用于要求苛刻的应用中。

图14.带状线控制阻抗线。

带状线的特征阻抗设计方程如公式7所示。

保护环或“防护”是与运算放大器一起使用的另一种常见屏蔽类型; 它用于防止杂散电流进入敏感节点。该原理是直接的 - 完全围绕敏感节点，其中保护导体保持在或者被驱动到（在低阻抗下）与敏感节点相同的电位，并因此从杂散节点吸收杂散电流。图15（a）显示了反相和同相运算放大器配置的保护环原理图。图15（b）显示了SOT-23-5封装的两个保护环的典型实现。

图15.保护环。（a）倒置和非倒置操作。（b）SOT-23-5包。

屏蔽和布线还有许多其他选择。建议读者阅读以下参考资料，以获取有关上述内容和其他主题的更多信息。

结论

智能电路板布局对于成功的运算放大器电路设计非常重要，特别是对于高速电路。良好的原理图是良好布局的基础; 电路设计师和布局设计师之间的紧密协调至关重要，特别是在零件和布线的位置方面。需要考虑的主题包括电源旁路，最小化寄生效应，使用接地层，运算放大器封装的影响以及布线和屏蔽方法。