fpga开发板 璞致Artix-7系列之PA-Starlite Artix7 A735T 75T 100T 200T开发板用户手册-学习板

璞致电子科技 2025-10-14 394
加入交流群

电子说

1.4w人已加入

描述

​
**** 第一章：**** Artix-7 系列介绍

Artix-7 系列：相对于 Spartan-6 系列而言，Artix-7 系列功耗降低了一

半， 成本降低了 35%，采用小型化封装、统一的 Virtex 系列架构，能满足低成本 大批量市场的性能要求，这也正是此前 ASSP、ASIC 和低成本 FPGA 所针对的市场 领域。新产品系列既能满足电池供电的便携式超声波设备的低功耗高性能需求，又 能满足商用数码相机镜头控制的小型、低功耗要求，还能满足军用航空电子和通信 设备严格的 SWAP-C（大小、重量、功耗和成本

XilinxXilinx​编辑

Artix-7 器件资源如下表列出，我们选用35/75/100/200 做为开发板的主控芯片：

XilinxXilinx​编辑

[]() []()第二章：PA-Starlite **** 开发板概述****

[]()2.1.板卡概述

璞致电子科技 Artix-7 系列开发板提供了四个版本，使用XILINX 公司的

XC7A35T-2FGG484I/XC7A75T-2FGG484I/XC7A100T-2FGG484I/XC7A200T-2FBG484I 作 为主控制器，我们根据主控芯片的不同分别命名开发板名字为 PA35T-Starlite

/PA75T-Starlite/PA100T-Starlite/PA200T-Starlite,其中 PA35T-Starlite 不带 Mipi 接口，其他三款管脚完全兼容。

璞致电子科技 PA-Starlie 系列开发板每款板卡都提供带 40P 连接器和不带 40P 连接器两个版本。方便了用户作为开发板或者当成项目核心板使用。

另外，开发板集成了丰富的外设资源，提供了详尽的开发例程，加速了用 户学习进度。除此之外，开发板还集成了 JTAG 调试器，做到了一根 USB 线就可 以实现供电和调试两用，使用更加便捷。

关于开发板的详细说明，可以查阅下文对应章节。

XilinxXilinx​编辑XilinxXilinx​编辑

[]()2.2.开发板资源和框图

如下分别为开发板的框图和板载资源表，用户可对比查看。

XilinxXilinx​编辑XilinxXilinx​编辑

[]()2.3.开发板尺寸

如下图标出开发板尺寸为 90x60mm，开发板的四个角各放置一个固定孔，用 于安装支撑柱或固定单板，孔径为 3.5mm。如下图以 PA200T-Starlite 为例，其 他三款尺寸跟 PA200T-Starlite 一样大。

XilinxXilinx​编辑

[]() []()第三章:璞致 **** PA-Starlite 开发板接口说明****

[]()3.1.关于供电

璞致 PA-Starlite 系列开发板提供了两种供电方式：一种是用 TypeC 线连 接电脑给板卡提供 5V 电源；另一种是通过 40P 连接器上的排针给板卡提供 5V 电源。两种供电方式二选一，根据用户实际需求来选用哪种供电。

采用 USB 线给板卡供电，即是当成开发板使用。采用40P 连接器供电，用 户可以把板卡当成核心板，用户设计扩展底板，扩展其他功能。

XilinxXilinx​编辑

[]()3.2.系统时钟

开发板提供了一路 200M 差分时钟给主控芯片，连接的管脚名称分别为

IO_L13P_MRCC_34/ IO_L13N_MRCC_34，对应的管脚位置为 R4/T4。更详细说明可参考 璞致提供的开发板原理图。

[]()3.3.开发板复位

开发板上设计了一路复位按键，按键所在位置如图示，对应的管脚名称为 IO_L19N_14，管脚位置为 R14。更详细说明可参考璞致提供的开发板原理图。

XilinxXilinx​编辑

[]()3.4.开发板启动方式

主芯片的启动模式分别是 JTAG、QSPI Flash，默认配置为 QSPI Flash 启动，但 JTAG 模式优先级要高于 QSPI Flash，所以当用户连接了 JTAG 接口芯片优先从 JTAG 启动，不用做启动模式切换。核心板上 QSPI Flash 容量为 128Mb，更详细说明可参考 璞致提供的开发板原理图。

[]()3.5.BANK********电平选择

开发板上连接到 40P 连接器上的 BANK15/16 为 HR BANK，为方便用户使用，我们 设计了 IO 电平可以在 1.8/2.5/3.3V 三种电平下选择，默认电平为 3.3V，用户需要调 节其他电平可以开发板上位置指示来调整 BANK 电平。 更详细说明可参考璞致提供的 开发板原理图。

XilinxXilinx​编辑

[]()3.6.DDR3********资源

主芯片配置了两颗 DDR3,单颗容量 512Mb，共计 1GB，DDR3 管脚分配参见下表， 更详细信息可参考璞致提供的原理图或者例程。

DDR3********引脚管脚名称管脚位置
DDR3_DQ0IO_L2P_35C2
DDR3_DQ1IO_L5P_35G1
DDR3_DQ2IO_L1N_35A1
DDR3_DQ3IO_L6P_35F3
DDR3_DQ4IO_L2N_35B2
DDR3_DQ5IO_L5N_35F1
DDR3_DQ6IO_L1P_35B1
DDR3_DQ7IO_L4P_35E2
DDR3_DM0IO_L4N_35D2
DDR3_DQS_P0IO_L3P_35E1
DDR3_DQS_N0IO_L3N_35D1
DDR3_DQ8IO_L11P_35H3
DDR3_DQ9IO_L11N_35G3
DDR3_DQ10IO_L8P_35H2
DDR3_DQ11IO_L10N_35H5
DDR3_DQ12IO_L7N_35J1
DDR3_DQ13IO_L10P_35J5
DDR3_DQ14IO_L7P_35K1
DDR3_DQ15IO_L12P_35H4
DDR3_DM1IO_L8N_35G2
DDR3_DQS_P1IO_L9P_35K2
DDR3_DQS_N1IO_L9N_35J2
DDR3_DQ16IO_L18N_35L4
DDR3_DQ17IO_L16P_35M3
DDR3_DQ18IO_L14P_35L3
DDR3_DQ19IO_L17N_35J6
DDR3_DQ20IO_L14N_35K3
DDR3_DQ21IO_L17P_35K6
DDR3_DQ22IO_L13N_35J4
DDR3_DQ23IO_L18P_35L5
DDR3_DM2IO_L16N_35M2
DDR3_DQS_P2IO_L15P_35M1
DDR3_DQS_N2IO_L15N_35L1
DDR3_DQ24IO_L20N_35P1
DDR3_DQ25IO_L19P_35N4
DDR3_DQ26IO_L20P_35R1
DDR3_DQ27IO_L22N_35N2
DDR3_DQ28IO_L23P_35M6
DDR3_DQ29IO_L24N_35N5
DDR3_DQ30IO_L24P_35P6
DDR3_DQ31IO_L22P_35P2
DDR3_DM3IO_L23N_35M5
DDR3_DQS_P3IO_L21P_35P5
DDR3_DQS_N3IO_L21N_35P4
DDR3_A0IO_L11N_34AA4
DDR3_A1IO_L8N_34AB2
DDR3_A2IO_L10P_34AA5
DDR3_A3IO_L10N_34AB5
DDR3_A4IO_L7N_34AB1
DDR3_A5IO_L6P_34U3
DDR3_A6IO_L5P_34W1
DDR3_A7IO_L1P_34T1
DDR3_A8IO_L2N_34V2
DDR3_A9IO_L2P_34U2
DDR3_A10IO_L5N_34Y1
DDR3_A11IO_L4P_34W2
DDR3_A12IO_L4N_34Y2
DDR3_A13IO_L1N_34U1
DDR3_A14IO_L15N_34W5
DDR3_BA0IO_L9N_34AA3
DDR3_BA1IO_L9P_34Y3
DDR3_BA2IO_L11P_34Y4
DDR3_nCSIO_L8P_34AB3
DDR3_nWEIO_L7P_34AA1
DDR3_nRESETIO_L15P_34W6
DDR3_CLK_PIO_L3P_34R3
DDR3_CLK_NIO_L3N_34R2
DDR3_nWEIO_L7P_34AA1
DDR3_nRASIO_L12P_34V4
DDR3_nCASIO_L12N_34W4

[]() 3.7.USB********转串口

开发板使用CH340E 芯片实现 USB 转 UART, USB 接口采用 TypeC 接口，用户只要 用一根 USB 线连接到 PC 上即可进行串口通信。

UART 的 TX/RX 信号与 FPGA 的 BANK14 相连，接口电平为 3.3V。 如下是信号对应 关系表和原理图。

UART********引脚管脚名称管脚位置
UART_TXIO_L22P_14P15
UART_RXIO_L19P_14P14

XilinxXilinx​编辑

[]()3.8.SD********卡

开发板上放置了一个 SD 卡座(开发板背面)， SD 卡信号连接到 FPGA 的 BANK14 上，接口电平为 3.3V。如下是信号对应关系，详细电路可以参考开发板原理图。

SD********卡引脚管脚名称管脚位置
SD-CLKIO_L8P_14AA20
SD-CMDIO_L10P_14AB21
SD-DATA0IO_L17N_14AB18
SD-DATA1IO_L17P_14AA18
SD-DATA2IO_L10N_14AB22
SD-DATA3IO_L8N_14AA21

XilinxXilinx​编辑

[]()3.9.E2********PROM

开发板上放置了一颗 64Kbit 的 EEPROM 芯片，型号为 AT24C64D-SSHM-T，E2PROM 通过 IIC 扩展芯片与 FPGA 的 BANK14 相连,接口电平为 3.3V。EEPROM 读地址是 0xA1， 写地址是 0xA0。操作代码可参考璞致提供的例程，详细电路可以参考开发板原理图。

E2********PROM管脚名称管脚位置
E2PROM_I2C_SCLIO_L23P_14N13
E2PROM_I2C_SDAIO_L23N_14N14

XilinxXilinx​编辑

[]()3.10.千兆以太网

开发板上设计了一路千兆以太网，以太网芯片与 FPGA 之间通过 RGMII 接 口互联，连接 BANK14，接口电平是 1.8V，连接对应管脚见下表，网口地址是 PHY_AD[2:0]=001，详细电路可以参考开发板原理图。

RMGII********信号管脚名称管脚位置
GPHY_TX_CLKIO_L21N_14P17
GPHY_TX_ENIO_L22N_14R16
GPHY_TXD0IO_L5P_14P19
GPHY_TXD1IO_L24P_14P16
GPHY_TXD2IO_L21P_14N17
GPHY_TXD3IO_L24N_14R17
GPHY_RX_CLKIO_L12P_14W19
GPHY_RX_DVIO_L12N_14W20
GPHY_RXD0IO_L18N_14U18
GPHY_RXD1IO_L5N_14R19
GPHY_RXD2IO_L20P_14R18
GPHY_RXD3IO_L0_14P20
GPHY_MDCIO_L20N_14T18
GPHY_MDIOIO_L25_14N15
GPHY_nRSTIO_L6N_14T20

XilinxXilinx​编辑

[]() 3.11.HDMI********接口

开发板设计了一路 HMDI 输出接口，管脚定义如下表，详细电路可以参考开发板 原理图。

HDMI********信号管脚名称管脚位置
HDMI_DATA0_PIO_L14P_14V18
HDMI_DATA0_NIO_L14N_14V19
HDMI_DATA1_PIO_L15P_14AA19
HDMI_DATA1_NIO_L15N_14AB20
HDMI_DATA2_PIO_L16P_14V17
HDMI_DATA2_NIO_L16N_14W17
HDMI_CLK_PIO_L13P_14Y18
HDMI_CLK_NIO_L13N_14Y19
HDMI_CECIO_L18P_14W22
HDMI_I2C_SCLIO_L4P_14T21
HDMI_I2C_SDAIO_L11P_14U20

Xilinx​

Xilinx编辑

[]()3.12.MIPI********接口

开发板设计了一路 MIPI 接口，管脚定义如下表，详细电路可以参考开发板原理 图。

MIPI********信号管脚名称管脚位置
MIPI_LP_DATA_P0IO_L10P_13V10
MIPI_LP_DATA_N0IO_L10N_13W10
MIPI_LP_DATA_P1IO_L9P_13AA10
MIPI_LP_DATA_N1IO_L9N_13AA11
MIPI_DATA_P0IO_L12P_13W11
MIPI_DATA_N0IO_L12N_13W12
MIPI_DATA_P1IO_L11P_13Y11
MIPI_DATA_N1IO_L11N_13Y12
MIPI_LP_CLK_PIO_L14P_13U15
MIPI_LP_CLK_NIO_L14N_13V15
MIPI_CLK_PIO_L13P_13V13
MIPI_CLK_NIO_L13N_13V14
MIPI_CAM_nRSTIO_L15N_13T15
MIPI_CAM_CLKIO_L15P_13T14
MIPI_IIC_SCLIO_L16P_13W15
MIPI_IIC_SDAIO_L16N_13W16

XilinxXilinx​编辑

[]()3.13.LED

开发板设计了两路 LED。LED 高电平亮，低电平灭。详细电路可参考开发板原理 图。

LED********位号管脚名称管脚位置
LED1IO_L7N_14W22
LED2IO_L9N_14Y22

XilinxXilinx​编辑

[]()3.14.按键

开发板设计了两路用户按键，一路复位按键。按键默认高电平，按下为低电平， 按键连到 PL 侧，管脚位置如下表。

按键位号管脚名称管脚位置
KEY1IO_L7P_14W21
KEY2IO_L9P_14Y21

XilinxXilinx​编辑

[]()3.15.40P********扩展口

开发板设计了一个 40P 2.54mm 间距的简易牛角座，用于扩展信号的连接，信号 与 FPGA 的 BANK15/16 连接，电平为 3.3V。如下表标出了信号所在的芯片位置，详细 连接关系参考原理图部分,1脚位置已标注。

JM1信号顺序管脚名称管脚位置JM1信号顺序管脚名称管脚位置
5IO_L5P_16E166IO_L1P_16F13
7IO_L5N_16D168IO_L1N_16F14

15 / 17

9IO_L8P_16C1310IO_L6P_16D14
11IO_L8N_16B1312IO_L6N_16D15
13IO_L10P_16A1314IO_L3P_16C14
15IO_L10N_16A1416IO_L3N_16C15
17IO_L9P_16A1518IO_L4P_16E13
19IO_L9N_16A1620IO_L4N_16E14
21IO_L11P_SRCC_16B1722IO_L7P_16B15
23IO_L11N_SRCC_16B1824IO_L7N_16B16
25IO_L12P_MRCC_16D1726IO_L2P_16F16
27IO_L12N_MRCC_16C1728IO_L2N_16E17
29IO_L13P_MRCC_16C1830IO_L15P_16F18
31IO_L13N_MRCC_16C1932IO_L15N_16E18
37IO_L14P_SRCC_16E1938IO_L16P_16B20
39IO_L14_SRCC_N_16D1940IO_L16N_16A20

XilinxXilinx​编辑

JM2 信号顺序管脚名称管脚位置JM2 信号顺序管脚名称管脚位置
5IO_L4P_15G176IO_L15P_15N22
7IO_L4N_15G188IO_L15N_15M22
9IO_L2P_15G1510IO_L6P_15H17
11IO_L2N_15G1612IO_L6N_15H18
13IO_L3P_15J1414IO_L5P_15J15
15IO_L3N_15H1416IO_L5N_15H15
17IO_L1P_15H1318IO_L10P_15M21
19IO_L1N_15G1320IO_L10N_15L21
21IO_L11P_SRCC_15J2022IO_L8P_15H20
23IO_L11N_SRCC_15J2124IO_L8N_15G20
25IO_L12P_MRCC_15J1926IO_L9P_15K21
27IO_L12N_MRCC_15H1928IO_L9N_15K22
29IO_L13P_MRCC_15K1830IO_L7P_15J22
31IO_L13N_MRCC_15K1932IO_L7N_15H22
37IO_L14P_SRCC_15L1938IO_L16P_15M18
39IO_L14N_SRCC_15L2040IO_L16N_15L18

XilinxXilinx​编辑

[]() 3.16.USB转JTAG********下载器

开发板板载了一个 USB 转 JTAG 下载器，安装好 Vivado 软件后使用USB 线连接好 JTAG 对应的 USB 口，即可实现调试下载，非常方便。如下是接口在开发板上的位置 图。

XilinxXilinx​编辑

​审核编辑 黄宇

打开APP阅读更多精彩内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

下载APP
|投诉反馈|电子发烧友网
© 2021 elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分