响应时间慢和PWM纹波问题限制了PWM DAC设计价值

　　PWM DAC以其一贯的简易性而在设计师的心目中占有一席之地，但响应时间慢和PWM纹波问题却限制了其使用价值和设计潜能。抑制PWM纹波的常用方法是使用RC低通滤波器，但它永远无法完全消除纹波，并且会使输出稳定时间极其缓慢。

　　利用PWM纹波固有的周期性特性，它在VC1 波形的任何同步选择点处都具有完全相同的电压，因此，如果VC1 被同步采样，比如通过图1的模拟开关S1和传输电容C2，然后保持（也就是采样-保持），即可通过C3产生输出电压Vout，那么无论VC1的AC分量有多大，其结果都将是平滑的无纹波Vout。

 

　　此外，由于同步采样消除了纹波，与RC1时间常数的长短无关，所以RC1可以非常短。这可以显著降低稳定时间，其中 RC1 =100 µs = Tc = PWM周期，不到15•Tc = 1.5 ms即可达到稳定（8位精度）。但是，就像所有的好东西一样，我们知道它也必然有一定的局限。因此，现在问题就变成：RC1能够在多短的时间内与适当的DAC功能保持一致，以及有哪些设计因素导致了其局限性？

　　仔细观察VC1波形可以得出答案：Vout是采样的电压，它不是通过VC1的平均值、而是通过纹波最大值计算得出。因此：我们用DAC Vout函数对非线性部分求和，使得DAC传递函数也呈非线性，从而导致积分非线性（INL）误差，对于图2中示例电路的常数，误差可能达到满量程的8.3％。对于许多应用来说，这么大的INL误差是不可接受的。幸运的是，有一个简单的（软件）修复：对DAC设置进行数字预加重。

　　如果我们更改Tp：那么，Vripple 项将从Vout中消失，8位INL即可恢复。

　　值得一提的是，可选的Vs和S2通过精确的基准参考 （Vs）产生RC1输入波形，从而避免了在Vout电压上叠加逻辑电源的噪声和恶意调制（叠加到PWM逻辑信号上）。当然，如果你的应用对精度要求不高，也可以省略这些。让R直接与PWM信号相连即可。

　　正如我一开始所说的，一贯的简易性是PWM DAC的主要魅力之一！