ADS9117 18位5MSPS SAR ADC，带ADC驱动器和基准电压源技术手册

ADS911x是18位高速模数转换器（ADC）系列，具有用于ADC输入的集成驱动器。集成的ADC驱动器简化了信号链，降低了精密应用的功耗，并支持超过1MHz的高频信号。由于不需要外部去耦电容，集成ADC基准电压缓冲器针对宽带宽应用进行了优化。

ADS911x使用串行LVDS（SLVDS）数据接口，可实现高速数字通信，同时最大限度地降低数字开关噪声。使用每个ADC通道的单独SLVDS输出或两个ADC通道的一个SLVDS输出读取双通道ADC数据。
*附件：ads9117.pdf

特性

• 高速低功耗：
  • ADS9119：20MSPS，274mW
  • ADS9118：10MSPS，83mW
  • ADS9117：5MSPS，59mW
• 功能集成：
  • 集成ADC驱动器
  • 集成精密参考
  • 共模电压输出缓冲器
• 高性能：
  • 18 位无缺失代码
  • INL：±0.8LSB，DNL：±0.4LSB
  • 信噪比：95.5dB
• 宽输入带宽：
  • ADS9119和ADS9118：90MHz （–3dB）
  • ADS9117：45MHz （–3dB）
• 串行LVDS接口：
  • SDR 和 DDR 输出模式
  • 同步时钟和数据输出
• 扩展工作范围：–40°C 至 +125°C

参数

方框图

一、核心特性

1. 采样性能与输入特性

• 采样速率 ：三款型号速率差异化，ADS9119 最高 20MSPS，ADS9118 10MSPS，ADS9117 5MSPS，满足不同实时性需求。
• 输入带宽 ：ADS9119/ADS9118 输入带宽 90MHz（-3dB），ADS9117 45MHz，支持高频信号采集（如 1MHz 信号）；全量程输入范围 ±3.2V（差分），输入偏置电流低至 0.1nA，温漂 0.1nA/℃，减少信号失真。
• 精度指标 ：无失码 18 位，微分非线性（DNL）±0.4LSB，积分非线性（INL）±0.8LSB；信噪比（SNR）典型 95.5dB，总谐波失真（THD）低至 -118dB，宽温（-40℃~125℃）下性能稳定。

2. 集成功能与信号处理

• 模拟前端 ：集成 ADC 输入驱动，无需外部放大器；内置二阶低通抗混叠滤波器，抑制带外噪声；VCMOUT 引脚提供 2.4V 共模电压，用于输入信号电平匹配。
• 参考电压 ：片内集成 4.096V 精密参考源，温度漂移 6~20ppm/℃，REFIO 引脚可配置为外部参考输入，需外接 10μF 电容 decoupling 以降低噪声。
• 数据处理 ：支持 2/4/8/16 倍过采样（OSR），通过平均算法降低噪声；内置数字下变频器（DDC），含 24 位数控振荡器（NCO），可输出 I/Q 正交信号，适配信号解调场景。

3. 数字接口与控制

• LVDS 接口 ：支持单数据率（SDR）与双数据率（DDR）输出，数据帧宽度可选 20 位或 24 位；差分时钟（DCLK）与帧时钟（FCLK）同步输出，减少数字噪声串扰，支持多器件同步（SMPL_SYNC 引脚）。
• 配置接口 ：SPI 接口用于寄存器配置（3 个寄存器组），支持菊花链（Daisy-Chain）多器件级联；提供测试模式（固定图案、数字斜坡、交替图案），便于调试数据接口。
• 低功耗设计 ：20MSPS 时总功耗 274mW（ADS9119），支持掉电模式（AVDD_5V 电流典型 2μA）与通道独立掉电，适配低功耗场景。

二、电气规格与环境特性

1. 电源需求

• 模拟电源（AVDD_5V） ：4.75V~5.25V，需与 AGND 之间并联 10μF+0.1μF 电容 decoupling，降低电源噪声对模拟信号的影响。
• 数字电源（VDD_1V8） ：1.75V~1.85V，需与 DGND 并联 1μF+0.1μF 电容，避免数字噪声串扰模拟部分；两种电源独立供电，减少相互干扰。

2. 热特性与封装

• 封装形式 ：采用 6mm×6mm 40 引脚 VQFN（RHA）封装，暴露热焊盘需连接至接地平面，确保散热；结到环境热阻（RθJA）25.8℃/W，结到板热阻（RθJB）7.5℃/W，高负载下结温不超 150℃。
• ESD 防护 ：模拟输入引脚（AINP/AINM）人体放电模型（HBM）±2000V，其他引脚 HBM±1000V；带电器件模型（CDM）所有引脚 ±500V，提升组装与使用过程中的抗静电能力。

三、功能模块与操作模式

1. 数据处理功能

• 数据平均 ：支持 2/4/8/16 倍过采样，通过寄存器配置 OSR 实现，输出数据率随过采样比降低（如 16 倍过采样时，20MSPS 降至 1.25MSPS），同时提升 SNR 性能。
• 数字下变频（DDC） ：集成数字混频器与 NCO，NCO 频率可通过寄存器配置（公式：fNCO ​ =224fSMP L _CLK​ ​ ×NCOFREQUENCY ​ ），输出 24 位 I/Q 数据，适用于信号解调与频率分析。
• 温度监测 ：内置 10 位温度传感器，通过 SPI 读取温度数据（范围 -40℃~125℃），可用于系统温度补偿。

2. 工作模式与控制

• 正常模式 ：采样时钟（SMPL_CLK）触发转换，LVDS 接口输出 18 位 MSB 对齐数据，支持二进制补码或无符号格式。
• 掉电模式 ：PWDN 引脚（低有效）或寄存器配置触发，模拟部分断电，AVDD_5V 电流降至 2μA；复位（RESET 引脚，低有效）可重置所有寄存器至默认值。
• 多器件同步 ：SMPL_SYNC 引脚用于多 ADC 同步采样，通过脉冲复位内部过采样滤波器，确保多通道数据时序一致。

四、硬件设计要点

1. 电源与参考电路

• 电源 decoupling ：AVDD_5V 与 AGND 之间、VDD_1V8 与 DGND 之间均需并联 10μF 钽电容 + 0.1μF 陶瓷电容，电容需紧贴引脚，避免寄生电感。
• 参考电路 ：使用内部参考时，REFIO 与 REFM 之间并联 10μF 电容；使用外部参考时，需将 REFIO 接 4.096V 精密参考源（如 REF7040），并禁用内部参考（寄存器 PD_REF=1）。

2. 输入信号布线

• 差分走线 ：AINP/AINM 需差分布线，阻抗匹配（建议 100Ω），长度误差≤5mil，与数字信号（SCLK、LVDS 线）间距≥2mm，减少串扰；高频信号（>2MHz）需开启 HI_FREQ_EN 位，优化输入 slew rate。
• 时钟设计 ：SMPL_CLK 支持差分 LVDS 或单端 CMOS 输入，差分输入时需在 SMPL_CLKP/SMPL_CLKM 引脚外接 100Ω 匹配电阻；时钟抖动需控制在 0.3~0.8ps RMS，避免 SNR 性能退化。

3. LVDS 接口设计

• 差分匹配 ：DOUTP/DOUTM、DCLKP/DCLKM、FCLKP/FCLKM 均为差分对，需在接收端（如 FPGA）附近并联 100Ω 电阻，传输线长度控制在 20mm 以内，减少信号反射。
• 时序同步 ：DDR 模式下，数据在 DCLK 上升沿与下降沿均传输，需确保 DCLK 占空比 45%~55%；SDR 模式仅上升沿传输，数据延迟需匹配系统时序要求。

五、适用场景

• 测试测量 ：源测量单元（SMU）、功率分析仪，依托高采样速率（20MSPS）与宽带宽（90MHz），精准捕获测试信号（如电压、电流波形）。
• 工业自动化 ：伺服驱动位置反馈、电机控制，利用多器件同步功能与低延迟（3~12ns），实现多轴运动控制的精准同步采样。
• 能源与海事 ：电网功率质量分析、海事设备信号采集，宽温特性（-40℃~125℃）与高抗干扰能力，适配恶劣环境。

六、订单与封装信息

型号	封装	采样速率	包装方式	RoHS 合规	工作温度
ADS9117RHAR	40 引脚 VQFN	5MSPS	2500 片卷带（大）	是	-40℃~125℃
ADS9118RHAR	40 引脚 VQFN	10MSPS	2500 片卷带（大）	是	-40℃~125℃
ADS9119RHAR	40 引脚 VQFN	20MSPS	2500 片卷带（大）	是	-40℃~125℃

三款型号引脚完全兼容，仅采样速率与带宽差异，可根据项目需求灵活替换，无需修改 PCB 布局。