ADC3910D065 10 位高速低功耗 ADC 技术文档总结

ADC3910Dx 和 ADC3910Sx 是系列超低功耗 10 位 125MSPS 高速单通道和双通道模数转换器。高速控制环路受益于仅 1 个时钟周期的短延迟。ADC在125Msps时仅消耗92mW，功耗随较低采样率而变化。

该器件采用DDR、HDDR、SDR或串行CMOS接口输出+1.8V至+3.3V的数据，以满足各种接收器要求。该器件使用具有可编程高阈值和低阈值、迟滞和事件计数器的数字比较器，通过每个通道的事件触发中断来实现模拟监控功能。该器件是引脚兼容的ADC系列，具有8位和10位分辨率以及不同的速度等级。该器件采用 32 引脚 VQFN 封装，支持 -40 至 +105°C 的工业温度范围。
*附件：adc3910d065.pdf

特性

• 采样率高达 125MSPS
• 延迟：1 个时钟周期
• 低功耗（2 通道）：
  • 125MSPS 时为 92mW
  • 25MSPS 时为 59mW
  • PD 模式下为 4mW
• 小尺寸：32-VQFN （4mm x 4mm）
• 单通道或双通道ADC
• 双数字比较器
• 参考：内部或外部
• 无遗漏代码，±1 LSB INL
• 缓冲、差分或单端输入
• 输入带宽：150MHz （3dB）
• 1.8V单电源
  • 可选的 3.3VIO 功能
• 工业温度范围：-40 至 105°C
• 片上数字滤波器（可选）
  • 抽取 2、4、8、16
• 并行（SDR、DDR）和串行CMOS接口
• 频谱性能 （fIN = 5MHz）：
  • 信噪比：61dBFS
  • SFDR：65dBc

参数

方框图

ADC3910 系列是德州仪器（TI）推出的 10 位高速模数转换器（ADC）家族，包含双路（ADC3910Dx）与单路（ADC3910Sx）型号，采样率覆盖 25MSPS 125MSPS，以低延迟（1 时钟周期）、低功耗（双路 125MSPS 时 97mW）、小尺寸（4mm×4mm 32 引脚 VQFN） 为核心优势，集成输入缓冲、数字下变频器（DDC）、数字比较器、统计引擎等功能，适配无线电接收机、激光雷达（LiDAR）、低延迟控制环路、全球定位系统（GPS）及检测设备等场景，工作温度覆盖 - 40°C +105°C 工业级范围，兼具性能与灵活性。

一、核心特性与器件分类

1. 共性核心特性

• 高速低延迟采样 ：
  • 采样率覆盖 25MSPS（D025/S025）、65MSPS（D065/S065）、125MSPS（D125/S125）， 低延迟模式下数据输出仅需 1 个时钟周期 ，数字功能开启时延迟增至 5 个时钟周期，适配实时控制场景；
  • 输入带宽（-3dB）达 150MHz，支持差分 / 单端输入，差分输入满量程（FSR）1.9Vpp，单端输入 0.95Vpp，输入共模电压需匹配 VCM 引脚 1.25V 输出（±50mV）。
• 高集成数字功能 ：
  • 数字下变频器（DDC） ：支持 2/4/8/16 倍实抽取，输出数据率随抽取比降低（如 125MSPS 抽取 16 倍后输出 7.8125MSPS），阻带抑制≥70dB，可放松外部抗混叠滤波器要求；
  • 双数字比较器 ：每通道独立可编程高 / 低阈值与滞回（0~4095LSB），支持电平比较（超阈值触发）与斜率比较（相邻采样差值触发），通过 ALERT 引脚输出中断，适配信号超限监测；
  • 统计引擎 ：实时统计指定窗口内采样数据（超阈值样本计数、最小 / 最大值、求和、平方和），窗口大小可配置（256~256×2¹⁶样本），支持存储当前及前 3 个窗口数据，适配信号特征分析；
  • 灵活数字接口 ：支持并行（DDR/HDDR/SDR）与串行 CMOS 输出，数据格式可选二进制补码（默认）或偏移二进制，输出 lanes 可配置（2/4/8 lane），IOVDD 支持 1.8V~3.3V 逻辑电平，适配不同 FPGA/MCU 接口需求。
• 低功耗与电源管理 ：
  • 分级功耗控制：双路 125MSPS 时总功耗 97mW，25MSPS 时 59mW；单路 125MSPS 时 80mW，25MSPS 时 41mW；全局掉电模式功耗仅 4mW，支持模块级掉电（如单独关闭通道 A/B、参考源），平衡功耗与唤醒速度；
  • 电源配置：AVDD（模拟 1.8V）与 IOVDD（数字 1.8V~3.3V）独立供电，电源电流随采样率降低而减小（双路 25MSPS 时 AVDD 电流 29mA，125MSPS 时 39mA），电源抑制比（PSRR）在 1MHz 时达 40dB，抗电源噪声能力强。
• 可靠性能指标 ：
  • DC 精度：10 位无失码，微分非线性（DNL）典型 ±0.4LSB（最大 2.1LSB），积分非线性（INL）典型 ±0.5LSB（最大 2.1LSB），增益误差（外部参考）±0.2% FSR，偏移误差典型 ±1LSB，温度漂移（偏移）仅 0.001LSB/°C；
  • AC 性能：5MHz 输入时，信噪比（SNR）典型 60.6dBFS、无杂散动态范围（SFDR）典型 64dBc、总谐波失真（THD）典型 - 63dBc，通道隔离串扰典型 90dBc，满足中高频信号采样需求；
  • ESD 防护：全引脚人体放电模型（HBM）±1000V、带电器件模型（CDM）±500V，符合 JEDEC JESD22 标准，工业环境可靠性高。

2. 器件分类（双路 Dx vs 单路 Sx）

ADC3910 系列按通道数分为双路（Dx）与单路（Sx），核心差异如下表：

参数	双路 ADC3910Dx（D025/D065/D125）	单路 ADC3910Sx（S025/S065/S125）
通道数	2 路同步采样	1 路采样（通道 B 引脚悬空）
模拟电源电流（AVDD）	25MSPS 时 29mA，125MSPS 时 39mA	25MSPS 时 19mA，125MSPS 时 25mA
数字电源电流（IOVDD）	25MSPS 时 9mA，125MSPS 时 18.5mA	25MSPS 时 8mA，125MSPS 时 32mA
功耗（典型值）	125MSPS 时 97mW，25MSPS 时 59mW	125MSPS 时 80mW，25MSPS 时 41mW
特殊模式	支持交织模式（2 路交织采样，采样率翻倍至 2×CLK）	不支持交织模式
引脚功能	INBP/INBM 为通道 B 输入	INBP/INBM 为无连接（NC）

二、封装与引脚功能

1. 封装规格

全系采用 4mm×4mm 32 引脚 VQFN（RSM 封装） ，底部裸露热焊盘（需与 PCB 接地焊盘连接以优化散热），热阻参数如下，确保高功率下的散热可靠性：

热阻参数	数值（°C/W）	说明
结到环境（RθJA）	38.1	芯片结温到环境温度热阻
结到板（RθJB）	17.9	芯片结温到 PCB 板热阻
结到壳底（RθJC (bot)）	7.8	芯片结温到封装底部热阻

2. 关键引脚分类与功能

ADC3910 引脚按功能可分为模拟输入、电源与地、时钟、配置控制、数字接口五大类，核心引脚功能如下表：

引脚类别	关键引脚示例	类型	核心功能
模拟输入	AINAP/AINAM（通道 A）、INBP/INBM（通道 B）	模拟输入	差分 / 单端模拟输入，差分模式下 AINAP/AINBM 为同相端，AINAM/INBM 为反相端；单端模式需将负端接 VCM
电源与地	AVDD（12/13 脚）、IOVDD（27 脚）、GND（热焊盘）、DGND（28 脚）	电源输入	AVDD（1.8V 模拟电源，供电 ADC 核心与输入缓冲）、IOVDD（1.8V~3.3V 数字电源，供电接口与数字功能）；GND 与 DGND 需单点连接，避免噪声耦合
参考与共模	VREF（17 脚）、VCM（7 脚）	模拟 I/O	VREF：内置 1.2V 参考（温度漂移 102ppm/°C），外部参考时需并联 10μF+0.1μF 去耦电容；VCM：输出 1.25V 共模电压，为模拟输入提供 DC 偏置
时钟与同步	CLK（8 脚）、RESET（9 脚）	数字输入	CLK：采样时钟（5MHz~125MHz，占空比 45%~55%），需低抖动（典型 500fs RMS）；RESET：硬件复位（高有效，内置 60kΩ 下拉）
配置控制	SEN（16 脚）、SCLK（18 脚）、SDIO（19 脚）	数字 I/O	SPI 配置接口：SEN 低有效（内置 40kΩ 下拉），SCLK 时钟（最高 20MHz），SDIO 双向数据，用于配置寄存器与读取状态
数字接口	D0~D11（数据输出）、DCLK（30 脚）、DCLK/FCLK（29 脚）	数字输出	D0~D11：并行数据输出（10 位有效，高位对齐）；DCLK：数据时钟（DDR 模式下 125MSPS 时 250MHz）；DCLK/FCLK：默认反相 DCLK，可配置为帧时钟
中断与状态	ALERT（20 脚）	数字输出	比较器 / 统计引擎中断输出，可配置为推挽 / 开漏模式，默认监测 ADC 过范围（OVR）事件

三、电气规格与性能指标

1. 电源与功耗（典型值，TA=25°C，AVDD=IOVDD=1.8V）

型号	采样率	通道数	AVDD 电流	IOVDD 电流	总功耗
ADC3910D025	25MSPS	2	29mA	9mA	59mW
ADC3910S025	25MSPS	1	19mA	8mA	41mW
ADC3910D065	65MSPS	2	33mA	18mA	76mW
ADC3910S065	65MSPS	1	22mA	19mA	58mW
ADC3910D125	125MSPS	2	39mA	18.5mA	97mW
ADC3910S125	125MSPS	1	25mA	32mA	80mW
全局掉电模式	-	-	-	-	4mW

2. DC 精度指标（TA=25°C，差分输入，内部参考）

参数	25MSPS 典型值	65MSPS 典型值	125MSPS 典型值	单位
微分非线性（DNL）	±0.4	±0.4	±0.4	LSB
积分非线性（INL）	±0.5	±0.5	±0.5	LSB
偏移误差（VOS_ERR）	±1	±1	±1	LSB
增益误差（外部参考）	±0.2	±0.2	±0.3	%FSR
增益误差（内部参考）	±0.8	±0.8	±0.8	%FSR
偏移漂移（VOS_DRIFT）	0.001	0.001	0.001	LSB/°C

3. AC 性能指标（TA=25°C，fIN=5MHz，AIN=-1dBFS，差分输入）

参数	25MSPS 典型值	65MSPS 典型值	125MSPS 典型值	单位
信噪比（SNR）	60.7	61.1	60.6	dBFS
无杂散动态范围（SFDR）	66	65	64	dBFS
总谐波失真（THD）	-65	-64	-63	dBc
噪声谱密度（NSD）	-132	-135.9	-138.8	dBFS/Hz
有效位数（ENOB）	9.9	9.9	9.8	Bit
通道串扰（XTALK）	97	102	90	dBFS
三阶互调失真（IMD3）	-98	-94	-84	dBc

四、核心功能与工作模式

1. 模拟前端与采样配置

• 输入模式 ：
  • 差分模式：默认配置，输入信号共模电压需匹配 VCM（1.25V），AC 耦合时需通过 1kΩ 电阻网络拉至 VCM；
  • 单端模式：通过寄存器（0x30B，SE_EN=1）启用，负端接 VCM，此时 SNR 降低 3dB，输入满量程 0.95Vpp。
• 交织模式（仅双路 Dx） ：
  • 两通道 180° 相位交织采样，采样率翻倍（如 CLK=62.5MHz 时输出 125MSPS），需通过寄存器（0x84）配置增益 / 偏移校准，抵消通道失配；
  • 启用后禁用 DDC、统计引擎与比较器，仅支持并行输出接口。
• 参考源配置 ：
  • 内部参考：默认模式，VREF 引脚接 GND，增益漂移 102ppm/°C；
  • 外部参考：寄存器（0x30B，EXT_REF=1）启用，VREF 引脚接 1.2V 参考（如 TI REF7040），需并联 10μF+0.1μF 去耦电容，增益漂移降至 - 35ppm/°C。

2. 数字功能详解

（1）数字下变频器（DDC）

• 抽取配置 ：通过寄存器（0x200）选择抽取比（2/4/8/16），抽取后输出带宽 = 0.8× 采样率 /(2× 抽取比)，如 125MSPS 抽取 16 倍后带宽 3.125MHz；
• 数据选择 ：支持选择通道 A/B 原始数据或校正后数据输入 DDC，通过寄存器（0x200/0x203）配置；
• 过范围监测 ：DDC 过范围事件可触发 ALERT，通过寄存器（0x205/0x206）启用，过范围信号持续 1 个输出时钟周期。

（2）数字比较器

• 比较模式 ：
  • 电平比较：当前采样值＞高阈值 - 滞回 或 ＜低阈值 + 滞回时触发；
  • 斜率比较：当前采样值 - 前一采样值＞高阈值 或 ＜低阈值时触发，需将滞回置 0；
• 阈值配置 ：高阈值（COMP_THRESHOLD_HI，0xC80xCB）、低阈值（COMP_THRESHOLD_LO，0xCC0xCF）、滞回（COMP_HYSTERESIS，0xD0~0xD3），均为 12 位寄存器；
• 触发逻辑 ：支持事件触发（单次超阈值触发 ALERT）或窗口触发（指定窗口内超阈值次数达阈值触发），窗口大小通过寄存器（0x1EA）配置。

（3）统计引擎

• 统计项 ：样本计数（超阈值样本数）、极值（最小 / 最大值）、求和、平方和（用于功率计算），支持存储当前窗口（N）及前 3 个窗口（N-1~N-3）数据；
• 窗口配置 ：通过寄存器（0x1A00x1A3）设置窗口大小（256256×2¹⁶样本），支持连续采集或单次采集（1SHOT_CHx 寄存器）；
• 数据读取 ：统计结果存储于专用寄存器（0xE4~0x195），如最大 / 最小值、求和、平方和等，可通过 SPI 读取。

（4）数字接口模式

• 并行模式 ：
  • DDR（双沿采样）：默认模式，DCLK 上升沿输出通道 A 数据，下降沿输出通道 B 数据，125MSPS 时 DCLK=250MHz；
  • HDDR（分 lane 输出）：通道 A/B 数据分不同 lane 输出，需配置 HDDR_EN（0x98）；
  • SDR（单沿采样）：仅上升沿输出，需双倍 DCLK 频率（125MSPS 时 DCLK=500MHz）。
• 串行模式 ：
  • 支持 2/4/8/16 倍串行化，减少输出 lane 数（如 125MSPS 8 倍串行化后用 2 lane 输出），通过寄存器（0xA6，SERIALIZATION）配置；
  • 帧时钟（FCLK）：可通过寄存器（0x88）启用，用于同步多器件数据输出。

3. 低功耗与复位模式

• 分级掉电 ：
  • 全局掉电：通过 OEN/PD 引脚（高有效）或寄存器（0x97）触发，掉电后 AVDD 电流典型 2mA，唤醒时间（内部参考）30μs；
  • 模块掉电：可单独关闭通道 A/B（0x8C，CHA_PDN/CHB_PDN）、参考源（MASK_REF）、DLL（MASK_DLL），关闭单通道可降低 12mA AVDD 电流。
• 复位机制 ：
  • 硬件复位：RESET 引脚高有效，复位后寄存器恢复默认值，需等待 200000 个 CLK 周期后配置；
  • 软件复位：通过寄存器（0x00，RESET 位）触发，自清除，无需外部引脚操作。

五、寄存器配置

1. 核心寄存器功能（部分关键寄存器）

地址	寄存器名称	核心功能
0x00	RESET	软件复位，置 1 后自动清 0，复位所有寄存器
0x84	INTERLEAVE	双路器件交织模式使能（bit2=1），仅 Dx 系列支持
0x98	INTERFACE_CFG_1	接口模式配置：HDDR 使能（bit5）、SDR 使能（bit4）、ALERT 引脚驱动强度（bit3~0）
0xA6	INTERFACE_CFG_4	串行化因子（bit4~1）、DDR 数据输出顺序（bit5）、测试模式使能（bit0）
0x200	DDC_CFG_1	DDC 抽取比（bit20）、通道 A 数据选择（bit53）
0xC8~0xD3	COMP 系列寄存器	比较器高 / 低阈值、滞回、斜率比较使能
0x1A0~0x1A4	STATS 系列寄存器	统计窗口大小、统计引擎使能、单次采集使能
0x30B	DEV_CFG_4	参考源选择（bit6）、单端输入使能（bit5）、分辨率配置（bit0=1 为 8 位）

2. SPI 配置流程

• 写操作 ：
  1. SEN 拉低，SCLK 上升沿 latch 16 位数据（bit15=0 为写，bit14~0 为地址 + 数据）；
  2. 每 16 个 SCLK 周期完成 1 个寄存器写入，多寄存器写入可连续发送；
  3. SEN 拉高，完成写操作。
• 读操作 ：
  1. SEN 拉低，发送 16 位读命令（bit15=1，bit14~0 为寄存器地址）；
  2. 等待 8 个 SCLK 周期，SDIO 输出寄存器数据；
  3. SEN 拉高，完成读操作。
• 初始化流程 ：
  1. 上电后等待 2ms（内部基准稳定）；
  2. 硬件复位（RESET 引脚高电平≥10ns），释放后等待 200000 个 CLK 周期；
  3. 通过 SPI 配置参考源、接口模式、数字功能（如 DDC、比较器）。

六、应用设计建议

1. 典型应用场景

• 无线电接收机 ：150MHz 带宽 + 64dBc SFDR，适配中高频信号采样，DDC 功能可将信号下变频至基带，减少 FPGA 算力消耗；
• LiDAR 系统 ：125MSPS 采样率 + 低延迟（1 时钟周期），快速捕获激光回波信号，统计引擎可实时分析信号极值与能量；
• 低延迟控制环路 ：1 时钟周期延迟 + 90dBc 串扰，适配工业电机控制、机器人定位等实时反馈场景；
• 源测量单元（SMU） ：低偏移漂移（0.001LSB/°C）+ 高 SNR，支持微弱电流（pA 级）测量，适配半导体器件测试。

2. 硬件设计建议

（1）电源与去耦

• AVDD 与 IOVDD 独立供电，AVDD 推荐用 LDO（如 TPS7A4701）二次稳压，降低开关噪声；
• 关键电源引脚去耦：AVDD 与 GND 之间并联 10μF（X7R，0603）+0.1μF（陶瓷），距离引脚＜2mm；VREF 引脚并联 10μF+0.1μF 去耦电容；
• 地平面设计：模拟地（GND）与数字地（DGND）仅在热焊盘处单点连接，避免数字噪声耦合至模拟区。

（2）PCB 布局

• 模拟区（AINx、VREF、VCM）与数字区（D0~D11、DCLK）严格分区，模拟信号线采用差分布线，阻抗控制 50Ω，长度匹配 ±0.5mm；
• 采样时钟（CLK）：短路径布线，串联 50Ω 匹配电阻，差分对长度差＜1mm，避免时钟抖动导致 SNR 下降；
• 热焊盘：裸露热焊盘需与 PCB 接地铜皮充分焊接，通过 4 个过孔连接至内层地，优化散热（RθJC (bot)=7.8°C/W）。

（3）输入保护与匹配

• 模拟输入串联 10Ω 限流电阻 + 22pF 滤波电容，防止浪涌电流损坏输入缓冲；
• 共模匹配：AC 耦合时，通过 1kΩ 电阻将输入拉至 VCM（1.25V），避免通道失配；
• 时钟输入：推荐使用差分时钟源（如 TI CDCE6214），单端时钟需通过电阻分压将共模电压拉至 0.9V（CLK 引脚最佳共模）。

七、订购信息与可靠性

1. 订购型号参数（部分关键型号）

订购型号	通道数	采样率	封装	温度范围	RoHS 合规	包装规格
ADC3910D065IRSMR	2	65MSPS	32 引脚 VQFN	-40°C~+105°C	是	3000 颗 / 大卷带
ADC3910S065IRSMR	1	65MSPS	32 引脚 VQFN	-40°C~+105°C	是	3000 颗 / 大卷带
ADC3910D125IRSMR	2	125MSPS	32 引脚 VQFN	-40°C~+105°C	是	3000 颗 / 大卷带
ADC3910S125IRSMR	1	125MSPS	32 引脚 VQFN	-40°C~+105°C	是	3000 颗 / 大卷带

2. 可靠性与防护

• ESD 防护 ：全引脚 HBM±1000V、CDM±500V，符合 JEDEC JESD22 标准；
• 质量保证 ：量产型号通过温度循环（-40°C~+105°C）、湿度偏压（85°C/85% RH）、电应力测试，MTBF（平均无故障时间）达 10⁶小时以上；
• 焊接要求 ：MSL 等级 1（无湿度敏感限制），峰值回流温度 260°C，焊接时需遵循 ESD 防护流程。