DAC39RF10EF/DAC39RFS10EF 技术文档总结

DAC39RF10EF 和 'RFS10EF 是一系列具有 16 位分辨率的双通道和单通道数模转换器 （DAC）。这些器件可用作非插值或插值DAC，用于直接RF采样或复杂基带信号生成。单通道的最大输入数据速率为20.48GSPS，两个通道的最大输入数据速率为10.24GSPS。该器件可在超过 8GHz 的载波频率下生成高达 10、2.73 或 1GHz 信号带宽（8、11 和 16 位输入分辨率）的信号，从而能够通过 C 波段直接采样并进入 X 波段。
*附件：dac39rf10ef.pdf

高采样率、输出频率范围、64 位 NCO 频率分辨率和任何具有相位相干性的跳频也使 DAC39RF10EF 和 'RFS10EF 能够进行任意波形生成 （AWG） 和直接数字合成 （DDS）。

JESD204B和JESD204C兼容的串行接口具有 16 个接收器对，速度高达 12.8Gbps。该接口JESD204B，JESD204C符合子类 1 标准，可通过使用 SYSREF 实现确定性延迟和多设备同步。

特性

• 10.24/20.48GSPS，多奈奎斯特DAC内芯
• 最大输入数据速率与DAC分辨率的关系：
  • 16 位：1.22GSPS 复合体
  • 11 位：3.41GSPS 复合体
  • 9 位，单通道，DES 模式：15.12GSPS
  • 8 位，单通道，DES 模式：20.48GSPS
  • 9 位，双通道：7.56GSPS/通道
  • 8 位，双通道，10.24GSPS/通道
• 输出带宽 （–3dB）：12GHz
• fOUT = 2.997 GHz、DES2XL模式、DEM/抖动开启时的性能
  • 本底噪声（小信号）：–150dBFS/Hz
  • SFDR （–0.1dBFS）：77dBc
  • IMD3（每音 –7dBFS）：–69dBc
• 四个集成数字上变频器 （DUC）
  • 插值：1x、2x、3x、4x、6x、8x、12x ...256 倍
  • 用于 I/Q 输出的复杂基带 DUC
  • 复杂到实数上转换，用于双通道直接射频采样
  • 64 位频率分辨率 NCO
• 快速重新配置接口，实现快速跳频
  • 4位数据，200MHz时钟
  • 60 ns 重新配置（32 位频率）
  • 任何具有相位相干性的跳频
• JESD204C界面
  • 多达 16 个通道，最高可达 12.8Gbps
  • C-S 类，子类 1 兼容
  • 内部交流耦合电容器
• 用于自动 SYSREF 时序校准的 SYSREF 窗口

参数

方框图

一、产品概述

DAC39RF10EF 与 DAC39RFS10EF 是德州仪器推出的16 位高采样率数模转换器（DAC） ，核心定位为多奈奎斯特频段信号生成，适配任意波形发生器（AWG）、无线通信测试仪等高端射频场景，可直接生成载波频率超 8GHz 的信号，覆盖 C 波段至 X 波段。两款器件均采用 256 引脚 FCBGA 封装（17mm×17mm，1mm 间距），支持 - 40~85°C 工作温度，核心差异为通道数量：DAC39RF10EF 为双通道设计，DAC39RFS10EF 为单通道设计，均具备高带宽、低噪声、相位相干跳频等关键特性。

二、核心特性

（一）高采样率与宽频带输出

1. 采样率与分辨率适配支持动态调整输入分辨率与采样率，平衡带宽与性能，具体参数如下：
   • 8 位分辨率：单通道双沿采样（DES）模式下最高 20.48GSPS，双通道 10.24GSPS / 通道；
   • 9 位分辨率：单通道 DES 模式下最高 15.12GSPS，双通道 7.56GSPS / 通道；
   • 11 位分辨率：单通道 DES 模式下最高 3.41GSPS（复信号）；
   • 16 位分辨率：单通道最高 1.22GSPS（复信号），双通道 6.2GSPS / 通道；
   • 模拟输出带宽（-3dB）：12GHz，8 位分辨率时可生成最高 10GHz 带宽信号，16 位分辨率时可生成 1GHz 带宽信号。
2. 卓越动态性能在输出频率 2.997GHz、DES2XL 模式、DEM/Dither 开启条件下，关键指标如下：
   • 噪声基底（小信号）：-150dBFS/Hz；
   • 无杂散动态范围（SFDR，-0.1dBFS 输入）：77dBc；
   • 三阶互调失真（IMD3，-7dBFS 双音输入）：-69dBc；
   • 附加相位噪声（10kHz 偏移，DES 模式）：-148.1dBc/Hz。

（二）灵活的数字信号处理能力

1. 集成数字上变频器（DUC） 内置 4 个独立 DUC，支持 1×、2×、3×、4×…256× 插值，可实现：
   • 复基带信号 I/Q 输出，适配正交调制场景；
   • 复信号转实信号上变频，支持双通道直接射频采样；
   • 每通道配备 64 位频率分辨率 NCO（数控振荡器），频率精度达 Hz 级，支持相位连续 / 相干 / 同步三种更新模式，满足跳频系统相位一致性需求。
2. 快速重配置与跳频提供 4 位数据 + 200MHz 时钟的快速重配置（FR）接口，32 位频率配置仅需 60ns，支持任意频率跳频且保持相位相干，适配雷达、通信系统动态频率切换需求。

（三）高速 JESD204C 接口

• 接口规格 ：支持最多 16 条 SerDes lanes，单 lane 最高速率 12.8Gbps，兼容 8b/10b（≤2Gbps 强制使用）与 64b/66b（强制加扰）编码，64b/66b 编码提升带宽效率；
• 同步特性 ：符合 JESD204C Class C-S、Subclass-1 标准，支持确定性延迟与多器件同步，内置 SYSREF 窗口校准功能，自动优化 SYSREF 采样时序，确保多器件协同；
• 抗干扰设计 ：集成片内 AC 耦合电容与 100Ω 差分终端，减少外部电路复杂度，提升信号完整性，支持 SerDes 交叉开关（Crossbar）灵活映射物理 lane 与逻辑 lane，简化 PCB 布线。

三、器件信息与电气规格

（一）型号差异与扩展系列

型号	通道数	最高采样率（单 / 双沿）	抗辐射特性	JESD 接口
DAC39RF10EF	2	10.24/20.48 GSPS	无	支持（输入速率受限）
DAC39RFS10EF	1	10.24/20.48 GSPS	无	支持（输入速率受限）
DAC39RF10	2	10.24/20.48 GSPS	无	支持
DAC39RFS10	1	10.24/20.48 GSPS	无	支持
DAC39RF10-SP	2	10.4/20.8 GSPS	120MeV SEL/SEFI，300krad TID	支持
DAC39RFS10-SP	1	10.4/20.8 GSPS	120MeV SEL/SEFI，300krad TID	支持
DAC39RF10-SEP	2	10.4/20.8 GSPS	43MeV SEL/SEFI，30krad TID	支持
DAC39RFS10-SEP	1	10.4/20.8 GSPS	43MeV SEL/SEFI，30krad TID	支持

（二）核心电气参数（TA=25°C，VDD 标称值）

参数	条件	DAC39RF10EF（双通道）	DAC39RFS10EF（单通道）	单位
微分非线性（DNL）	全温度范围	±2.2	±2.2	LSB
积分非线性（INL）	全温度范围	±9	±9	LSB
满量程输出电流（IFS_SWITCH）	RBIAS=3.6kΩ，CUR_2X_EN=1	20.5（典型）	20.5（典型）	mA
静态输出电流（ISTATIC）	RBIAS=3.6kΩ	4.8（典型）	4.8（典型）	mA
输出电容（COUT）	单端对地	0.25	0.25	pF
JESD lane 速率	8b/10b 编码	0.78125~12.8	0.78125~12.8	Gbps
总功耗（PDIS）	10.24GSPS，NRZ 模式	3500（典型）	2160（典型）	mW

（三）热学特性（256 引脚 FCBGA）

热参数	值	单位
结到环境热阻（RθJA）	15.8	°C/W
结到顶部外壳热阻（RθJC (top)）	0.9	°C/W
结到板热阻（RθJB）	4.2	°C/W
结到顶部特征参数（ΨJT）	0.4	°C/W
结到板特征参数（ΨJB）	4.2	°C/W

四、功能模块详解

（一）DAC 核心与输出模式

1. 多奈奎斯特输出模式支持 4 种输出模式，适配不同频段需求，核心特性如下表：

   模式	是否通直流	最优频率范围	峰值输出功率	备注
   非归零（NRZ）	是	0~FCLK/2	0dBFS	标准零阶保持模式，适用于 1st 奈奎斯特区
   归零（RTZ）	是	0~FCLK	-6dBFS	采样周期后半段归零，改善 2nd 奈奎斯特区性能
   射频（RF）	否	FCLK/2~FCLK	-2.8dBFS	样本中途反转，2nd 奈奎斯特区平坦度最优
   双沿采样（DES）	是	0~FCLK	0dBFS	CLK 升降沿均输出样本，采样率翻倍，存在占空比镜像（FCLK-FOUT）

2. 电流调整与非线性优化

   • 满量程电流（IFS）：通过外部 RBIAS 电阻与 COARSE_CUR/FINE_CUR 寄存器调节，支持 2 倍电流使能（CUR_2X_EN），最大可至 41mA，静态电流为切换电流的 0.235 倍（典型 4.82mA）；
   • 动态元件匹配（DEM）与数字抖动（Dither）：DEM 随机化电流源切换以改善非线性，Dither 添加 8 种数字码抵消高次谐波，750MHz 以下建议 DEM_ADJ=1（数据依赖模式），750MHz 以上建议 DEM_ADJ=0（正常模式）。

（二）数字上变频（DUC）与 NCO

1. DUC 功能每通道 DUC 支持多速率插值与复信号混频，具体特性：
   • 插值范围：2×~256×，支持多级滤波（如 2× 用 fir1、4× 用 fir1+fir2），通带纹波 <0.01dB，阻带衰减> 90dB；
   • 信号合成：4 个 DUC 输出可通过通道绑定器（Channel Bonder）按 1×、0.5×、0.25× 比例缩放后求和，避免饱和，支持实信号（最多 4 个 DUC）或复信号（最多 2 个 DUC）输出。
2. NCO 特性
   • 频率分辨率：64 位，支持相位连续（NCO_CONT=1）、相位相干（NCO_CONT=0）、相位同步（NCO_AR=1）三种更新模式；
   • 同步触发：可通过 JESD204C 数据 LSB、SYSREF 或 SPI 寄存器触发同步， latency 可通过 Excel 工具计算，多器件同步时需确保 SYSREF 周期为 CLK 周期 16 倍以上且匹配 LMFC 周期。

（三）JESD204C 接口与同步

1. 接口配置
   • 编码支持：8b/10b（兼容 JESD204B）与 64b/66b（强制加扰），后者需配置 ES=1（加扰使能）；
   • lane 映射：16 条物理 lane 可通过 LANE_SEL 寄存器灵活映射到逻辑 lane，简化 PCB 布线；
   • 多器件同步：Subclass-1 模式下通过 SYSREF 校准 LMFC（多帧时钟），弹性缓冲区（EB）释放点通过 RBD 参数调节，需确保数据 arrival 时间在有效窗口内，避免溢出 / 下溢。
2. 关键时序
   • SYSREF 采样：通过 SYSREF_POS 寄存器检测 SYSREF 与 CLK 的相对位置，SYSREF_ZOOM=1 时步长 9ps，建议选择有效窗口中间位置作为采样点（如 SYSREF_SEL=8~9）；
   • SerDes 时钟：VCO 频率需在 1.5625~3.2GHz 范围内，通过 REFDIV/MPY/RATE 寄存器配置 PLL，例如 8b/10b 编码、FCLK=10.24GHz 时，REFDIV=0x10、MPY=0x10、RATE=0x0，lane 速率 6.25~12.8Gbps。

（四）电源与功耗管理

• 供电配置 ：需多组独立电源，包括模拟 1.8V（VDDA18A/B）、负模拟 1.8V（VEEAM18/BM18）、数字 1.0V（VDDDIG/VDDE/A/B）、时钟 1.0V（VDDCLK10）等，各组电源需单独去耦（0.1μF 陶瓷电容 + 1μF 钽电容）；
• 功耗优化 ：支持 14 种功耗模式，睡眠模式（MODE [1:0]=11b）功耗仅 171mW，双通道 10.24GSPS NRZ 模式功耗约 3500mW，单通道可低至 2160mW，可通过关闭闲置通道、降低采样率进一步优化。

五、典型应用场景

（一）任意波形发生器（AWG）

• 应用架构 ：采用 DAC39RFS10EF 单通道，DES2XL 模式（20.48GSPS）、8 位分辨率，生成 10GHz 带宽复杂波形；通过 FR 接口实现 60ns 快速频率跳变，满足动态波形生成需求；
• 关键配置 ：DUC 插值设为 2×，NCO 启用相位相干模式（NCO_CONT=0），输出模式设为 NRZ，启用相位相干更新；JESD204C 用 16 条 lane、64b/66b 编码，RBD=46（确保确定性延迟）；
• 性能优化 ：电源端串联 10μH 共模电感，模拟地与数字地单点连接，启用 DEM/Dither（DEM_ADJ=0），噪声基底控制在 - 150dBFS/Hz 以下。

（二）无线通信测试仪

• 应用架构 ：DAC39RF10EF 双通道，每通道通过 DUC 将基带 I/Q 信号上变频至 5~8GHz，NCO 频率分辨率确保多通道相位同步；JESD204C 用 8 条 lane、64b/66b 编码，单 lane 速率 10.56Gbps，满足 16 位 10.24GSPS 采样需求；
• 关键配置 ：输出模式设为 RF 模式（优化 2nd 奈奎斯特区），DUC_GAIN=0（0dB 缩放），满量程电流 41mA（CUR_2X_EN=1）；通过 SYSREF 同步多片 DAC，SYSREF_SEL=6~7，确保阵元间相位差 < 1ns；
• 可靠性设计 ：输入串联 1kΩ 电阻限制过流，EXTREF 引脚使用内置基准（EXTREF_EN=0）并并联 10μF 电容，VDDCLK10 采用 1.0V 线性稳压器，减少时钟噪声对相位噪声的影响。

六、设计指南

（一）PCB 布局与防护

1. 分区设计
   • 模拟区域（DACOUTA/B±、REFIO）与数字区域（JESD lane、SPI）分开布局，间距≥1mm；
   • 高频信号（CLK±、SYSREF±）采用差分走线，长度差 < 1mm，阻抗匹配 100Ω，远离电源走线；
   • 热焊盘（Thermal Pad）需连接≥20mm² 铜皮，打 4 个 0.3mm 过孔（间距 1mm）至内层地平面，满负荷工作时结温≤105°C（环境温度 50°C）。
2. ESD 与 EMC 防护
   • ESD 防护：器件 HBM ESD±1000V、CDM±250V，调试时需佩戴防静电手环，PCB 预留 TVS 管位置（如 SMBJ18CA）用于输入过压保护；
   • EMC 优化：电源端并联 10μF 钽电容 + 0.1μF 陶瓷电容，JESD204C 线使用屏蔽双绞线，满足 EN 61326-1 工业 EMC 标准。

（二）初始化与配置流程

1. 上电序列
   1. 先加模拟电源（VDDA18A/B、VEEAM18/BM18），后加数字电源（VDDDIG、VDDIO），最后加时钟电源（VDDCLK10/18）；
   2. 复位（RESETB）拉低≥100ns，释放后等待 5ms（电源稳定）；
   3. 配置 JESD204C：设置 JMODE（如 JMODE4 对应 16 位、1 lane / 流）、JESD_M（流数量）、JCTRL（编码方式，JENC=1 为 64b/66b），启用 JESD_EN=1。
2. 核心配置
   • 输出模式：通过 MXMODE 寄存器设置，如 MXMODE0=3（DES2X 模式）、MXMODE1=6（禁用 DACB）；
   • DUC 与 NCO：DUC_L=7（16× 插值）、NCO_EN=1（启用 NCO 混频）、FR_EN=0（使用 SPI 配置 NCO）；
   • 同步校准：SYSREF_CTRL 寄存器设置 SYSREF_ZOOM=1、SYSREF_PS_EN=1，读取 SYSREF_POS 确定 SYSREF_SEL，配置 RBD=46（弹性缓冲区释放点）。

七、器件与文档支持

（一）订购信息

订购型号	状态	封装	数量 / 载体	工作温度	关键参数
DAC39RF10EFYBGA	量产	256 引脚 FCBGA（YBH）	3000 片 / 大卷带	-40~85°C	双通道，10.24/20.48GSPS
DAC39RFS10EFYBGA	量产	256 引脚 FCBGA（YBH）	3000 片 / 大卷带	-40~85°C