ADC32RF54双通道 14 位高速 RF 采样 ADC 技术总结

ADC32RF5x 是一款单核 14 位、2.6 GSPS 至 3 GSPS、双通道模数转换器 （ADC），支持输入频率高达 3 GHz 的射频采样。该设计最大限度地提高了信噪比 （SNR），并提供 -155 dBFS/Hz 的噪声频谱密度。使用额外的内部 ADC 和片上信号平均，噪声密度提高到 -161 dBFS/Hz。

每个ADC通道都可以使用支持相位相干跳频的48位NCO连接到四频数字下变频器（DDC）。使用GPIO引脚进行NCO频率控制，可以在不到1 μs的时间内实现跳频。
*附件：adc32rf54.pdf

该ADC32RF54和ADC32RF55支持具有子类 1 确定性延迟的 JESD204B 串行数据接口，数据速率高达 13 Gbps。

高能效ADC架构在3 Gsps时功耗为2.1 W/ch，并以较低的采样率提供功率扩展。

特性

• 14位、双通道2.6至3GSPS ADC
• 噪声频谱密度：
  • NSD = -155.6 dBFS/Hz（无平均值）
  • NSD = -158.1 dBFS/Hz（2x 平均）
  • NSD = -160.4 dBFS/Hz（4 个平均值）
• 单核（非交错）ADC架构
• 孔径抖动：50 fs
• 低近距离残余相位噪声：
  • 10 kHz 偏移时为 -127 dBc/Hz
• 频谱性能（f IN = 1 GHz，-4 dBFS）：
  • 2 倍内部平均
  • 信噪比：62.3 dBFS
  • SFDR HD2,3：63 dBc
  • SFDR 最差杂散：85 dBFS
• 频谱性能（f IN = 1.8 GHz，-4 dBFS）：
  • 2 倍内部平均
  • 信噪比：63 dBFS
  • SFDR HD2,3：68 dBc
  • SFDR 最差杂散：86 dBFS
• 输入满量程：1.1 至 1.35 Vpp（2 至 3.5 dBm）
• 代码错误率 （CER）：10 -15
• 全功率输入带宽 （-3 dB）：2.75 GHz
• JESD204B串行数据接口
  • 最大通道速率：13 Gbps
  • 支持子类 1 确定性延迟
• 数字下变频器
  • 每个ADC通道最多4个DDC
  • 复输出：4 倍至 128 倍抽取
  • 48 位 NCO 相位相干跳频
  • 快速跳频：< 1 us
• 功耗：2.6 W/通道（2x AVG）
• 电源：1.8 V、1.2 V

参数

方框图

ADC32RF54/ADC32RF55 是德州仪器（Texas Instruments）推出的 双通道 14 位高速 RF 采样 ADC ，采用单核非交错架构，采样速率分别达 2.6 GSPS（ADC32RF54）与 3.0 GSPS（ADC32RF55），专为雷达、频谱分析仪、软件定义无线电（SDR）、电子战及高速数字化仪等高频高精度场景设计。其核心优势在于低噪声谱密度、灵活的数字下变频器（DDC）配置及高带宽输入，可直接对 RF 信号采样，简化系统前端设计。以下从核心特性、性能参数、功能模块、应用设计及订购信息等方面展开总结。

一、核心特性与产品定位

1. 基础参数与架构

• ADC 核心配置 ：双通道同步采样，14 位分辨率，单核非交错架构（避免交错失真）；每通道支持 1×/2×/4× 内部数字平均，通过多 ADC 核心并行采样提升噪声性能，噪声谱密度（NSD）最低可达 - 160.4 dBFS/Hz（4× 平均）。
• RF 采样能力 ：全功率输入带宽（-3 dB）达 2.75 GHz（1×/2× 平均）、2.1 GHz（4× 平均），支持直接对 L 波段及以下 RF 信号采样；输入差分阻抗可配置为 50 Ω/100 Ω，适配常见 RF 前端电路。
• 低抖动与相位噪声 ：孔径抖动仅 50 fs，近载频残余相位噪声低至 - 127 dBc/Hz（10 kHz 偏移），保障高频信号采样精度；采样时钟路径独立供电（CLKVDD），降低电源噪声对相位的影响。
• 数字信号处理 ：每通道集成 4 个数字下变频器（DDC），支持 4×-128× 复数抽取，48 位数控振荡器（NCO）实现相位相干跳频（跳频时间 < 1 μs）；支持实抽取与复抽取模式，适配不同带宽信号处理需求。
• 接口与兼容性 ：JESD204B 串行接口（子类 1 确定性延迟），最高 lane 速率 13 Gbps，支持 8 路 SerDes 输出；兼容 SPI 配置与 GPIO 快速控制，支持测试模式与内部采样缓存，便于系统调试。
• 环境适应性 ：工作温度范围 - 40°C 至 85°C，结温最高 125°C；ESD 防护达人体放电模型（HBM）±1000 V、带电器件模型（CDM）±500 V；采用 64 引脚 VQFN（RTD 封装），尺寸 9 mm×9 mm，底部热焊盘优化散热。

2. 型号差异

型号	采样速率	关键性能差异（典型值，f_IN=900 MHz，-4 dBFS）
ADC32RF54	2.6 GSPS	1× 平均时 SNR=62.7 dBFS，SFDR（非谐波）=89 dBFS
ADC32RF55	3.0 GSPS	1× 平均时 SNR=60.9 dBFS，SFDR（非谐波）=85 dBFS

二、关键性能指标

1. 核心电气性能（典型值，TA=25°C，DVDD=1.2 V，AVDD18=1.8 V）

性能参数	测试条件（ADC32RF55，3.0 GSPS）	最小值	典型值	最大值	单位
噪声谱密度（NSD）	无平均，f_IN=-20 dBFS	-	-155.6	-	dBFS/Hz
	2× 平均，f_IN=-20 dBFS	-	-158.1	-	dBFS/Hz
	4× 平均，f_IN=-20 dBFS	-	-160.4	-	dBFS/Hz
信噪比（SNR）	f_IN=1 GHz，1× 平均，-4 dBFS	-	62.3	-	dBFS
	f_IN=1.8 GHz，2× 平均，-4 dBFS	-	63.0	-	dBFS
无杂散动态范围（SFDR）	f_IN=1 GHz，1× 平均，-4 dBFS（非谐波）	-	85	-	dBFS
	f_IN=1.8 GHz，2× 平均，-4 dBFS（谐波 2/3）	-	68	-	dBc
总谐波失真（THD）	f_IN=1 GHz，1× 平均，-4 dBFS	-	-102	-94	dBc
孔径抖动	采样时钟幅度 1 Vpp	-	50	-	fs
输入满量程（FS）	差分输入，1×/2× 平均	1.1	1.2	1.35	Vpp
	差分输入，4× 平均	1.1	1.35	-	Vpp
通道隔离度	相邻通道间，f_IN=1 GHz	-	-120	-	dBc

2. 电源与热性能

性能参数	测试条件（ADC32RF55，3.0 GSPS）	典型值	最大值	单位
功耗（PDIS）	1× 平均，DDC 旁路模式	4.2	-	W
	2× 平均，DDC 使能（抽取 4×）	5.25	-	W
	4× 平均，DDC 使能（抽取 16×）	7.1	-	W
电源电流	AVDD18（1.8 V 模拟供电），4× 平均	560	620	mA
	DVDD（1.2 V 数字供电），4× 平均	3020	4200	mA
结温（TJ）	正常工作模式	-	105	°C
结到环境热阻（RθJA）	64 引脚 VQFN 封装，自然散热	-	20.1	°C/W

三、核心功能模块

1. 模拟前端与采样机制

（1）输入电路与平均模式

• 输入架构 ：每通道支持 2 路外部输入（INx1P/M、INx2P/M），1× 平均仅用 INx1，2× 平均复用 INx1（内部 2 个 ADC 核心），4× 平均同时用 INx1 与 INx2（各 2 个 ADC 核心）；输入内置 100 Ω/50 Ω 差分端接，可通过 SPI 配置（寄存器 0x7B/8B）。
• 数字平均 ：通过多 ADC 核心采样结果平均，降低非相关噪声（如热噪声），理想情况下每 2× 平均噪声改善 3 dB；平均模式下输出分辨率自动扩展至 16 位，避免量化噪声恶化，4× 平均时有效位数（ENOB）可达 10.0 Bits（f_IN=100 MHz）。

（2）采样时钟与同步

• 时钟输入 ：差分时钟输入（CLKP/M），支持 500 MHz-3.0 GHz 频率范围，推荐时钟幅度 1-2.4 Vpp；独立 CLKVDD 供电，需外接低噪声 LDO（如 TPS7A8400），降低电源噪声对时钟相位的影响。
• SYSREF 同步 ：支持外部 SYSREF 信号同步（AC/DC 耦合可选），用于多器件同步采样与 NCO 相位校准；SYSREF 捕获窗口监测功能（±50 ps），避免时钟与 SYSREF 错位导致的同步误差。

2. 数字下变频器（DDC）与 NCO

（1）DDC 配置

• 抽取与滤波 ：每通道 4 个 DDC，支持 4×-128× 复数抽取（复抽取）或 4×-128× 实抽取（实抽取）；复抽取模式下采用 80% 通带带宽滤波器，实抽取模式下采用 40% 通带带宽滤波器，阻带抑制≥85 dB。
• 多频段支持 ：支持单频段（1 个 DDC）、双频段（2 个 DDC）、四频段（4 个 DDC）模式，四频段时每频段最高抽取 128×，适配多信号并行处理场景（如多目标雷达）。

（2）NCO 功能

• 相位相干跳频 ：48 位 NCO 支持频率范围 ±FS/2，频率分辨率 FS/2⁴⁸，跳频时间 < 1 μs（通过 GPIO 控制）；支持相位连续与相位相干模式，相位相干模式下多频率跳变无相位突变，适配雷达波束成形等场景。
• 频率配置 ：每 DDC 可预存 4 个频率，通过 SPI 或 GPIO 快速切换；NCO 频率计算公式为，例如 FS=3 GSPS 时，920 MHz 对应 NCO 寄存器值为 0x4E81B4E81B4E。

3. JESD204B 接口与数据传输

（1）接口配置

• 基本参数 ：支持 8 路 SerDes 输出，每 lane 最高速率 13 Gbps；支持 LMFS（L-M-F-S）配置，例如 LMFS=8-2-8-20（8 lane，2 转换器，8 字节 / 帧，20 帧 / 多帧），适配不同数据率与分辨率需求。
• 确定性延迟 ：子类 1 模式下延迟可配置，例如抽取 4× 时延迟约 44 个采样时钟周期，保障多器件同步数据传输。

（2）数据帧结构

• 旁路模式 ：14 位数据直接输出，2.6-3.0 GSPS 时采用 12 位输出（截断 2 个 LSB），LMFS=8-2-8-20；2.6 GSPS 以下支持 14/16 位输出，LMFS=8-2-2-4。
• 抽取模式 ：输出 16 位数据（平均模式）或 20 位数据（高抽取模式，避免量化噪声），20 位模式下数据扩展为 32 位（补 12 个 0），通过 2 个连续 16 位帧传输。

4. 校准与故障监测

（1）Foreground 校准

• 校准机制 ：内置额外 ADC 核心用于校准，支持单次校准、连续校准与 GPIO 触发校准；校准覆盖偏移、增益与非线性误差，校准时间约 23 ms×3 GSPS/FS（每 ADC 对），校准后 INL≤±3.5 LSB，DNL≤±0.85 LSB。
• 温度补偿 ：校准结果随温度动态调整，保障 - 40°C 至 85°C 范围内性能稳定，增益漂移≤25 ppm/°C。

（2）过 range 与故障检测

• 过 range 指示 ：支持 GPIO 输出（6 个时钟周期延迟）或 JESD 数据嵌入（替换 LSB），过 range 标志可配置为粘性（需 SPI 清除）或非粘性（自动清除）。
• 内部监测 ：集成 64 点采样缓存，可捕获 ADC 原始数据（无平均 / 抽取），用于前端模拟电路调试；支持 PRBS、斜坡等测试模式，验证 JESD 链路完整性。

四、应用设计要点

1. 电源与布局设计

• 供电配置 ：
  • 模拟供电：AVDD18（1.8 V）、AVDD12（1.2 V），需外接 1 μF+0.1 μF 去耦电容（靠近引脚，X7R 材质）；CLKVDD（1.2 V）需独立低噪声 LDO 供电，避免与数字电源耦合。
  • 数字供电：DVDD（1.2 V），外接 1 μF+0.1 μF 去耦电容，与模拟电源单点接地，避免数字噪声串扰。
• 布局原则 ：
  • 模拟信号：输入（INx1P/M、INx2P/M）与时钟（CLKP/M）采用差分布线，长度匹配（误差 < 0.5 mm），远离数字迹线；输入路径串联 RC 抗混叠滤波器（推荐 50 Ω+4.7 nF，截止频率 < FS/2）。
  • 接地与隔离：模拟地（AGND）与数字地（DGND）单点连接，热焊盘（Thermal Pad）连接 AGND；高压 RF 电路与低压数字电路间距≥8 mm，满足爬电距离要求。
  • JESD 链路：SerDes 输出（DOUT0P/M-DOUT7P/M）采用差分布线，阻抗控制 50 Ω，长度匹配（误差 < 1 mm），避免过孔与直角走线。

2. 模拟输入设计

• RF 前端匹配 ：
  • 单端转差分：采用 1:2 balun（如 Marki BAL-0009SMG）将单端 RF 信号转为差分，balun 需满足幅度不平衡 < 0.5 dB、相位不平衡 < 2°，输出端 AC 耦合 100 pF 电容。
  • 阻抗匹配：输入差分阻抗配置为 50 Ω 或 100 Ω，通过 SPI 写入寄存器 0x7B/8B（0x00=100 Ω，0x01=50 Ω），确保 RF 信号无反射。
• 噪声抑制 ：
  • 电源噪声：AVDD12 与 CLKVDD 采用两级供电（开关电源 + LDO），LDO 输出串联铁氧体磁珠（如 Wurth 7427744100），降低开关噪声。
  • 电磁干扰：PCB 采用 “信号 - 地 - 电源” 叠层，模拟区域铺地平面，减少 EMI 耦合；输入与时钟路径采用屏蔽罩，避免外部干扰。

3. 初始化与校准流程

• 上电序列 ：
  1. 先加 DVDD（1.2 V），再加 AVDD12、CLKVDD（1.2 V），最后加 AVDD18（1.8 V）。
  2. 拉低 RESET 引脚（≥2048 个 CLK 周期），复位寄存器至默认值。
  3. 通过 SPI 配置平均模式、输入端接、DDC 抽取比、JESD 参数（如 LMFS）。
• 校准启动 ：
  1. 配置校准模式（单次 / 连续），寄存器 0x46=0x03（连续校准）。
  2. 触发校准：SPI 写入 0x45=0x8A→0x0A（单次校准），或拉低 GPIO1（GPIO 触发）。
  3. 校准完成：读取寄存器 0x298，4 位 LSB=0x0E 表示校准成功。