该ADC34RF52是一款单核14位、1.5GSPS、四通道模数转换器(ADC),支持输入频率高达2.5 GHz的射频采样。该设计最大限度地提高了信噪比 (SNR),并提供了 -153 dBFS/Hz 的噪声频谱密度。使用额外的内部 ADC 和片上信号平均,噪声密度提高到 -156 dBFS/Hz。
每个ADC通道都可以使用支持相位相干跳频的48位NCO连接到双频数字下变频器(DDC)。使用GPIO引脚进行NCO频率控制,可以在不到1 μs的时间内实现跳频。
*附件:adc34rf52.pdf
该ADC34RF52支持具有子类 1 确定性延迟的 JESD204B 串行数据接口,数据速率高达 13 Gbps。每个ADC通道只有2个serdes通道。
高能效ADC架构在1.5GSPS时功耗为0.73 W/ch,并以较低的采样率提供功率缩放。
特性
- 14位、四通道1.5GSPS ADC
- 噪声频谱密度:
- -153 dBFS/Hz,无平均值
- -156 dBFS/Hz,2 倍平均
- 单核(非交错)ADC架构
- 孔径抖动:50 fs
- 低近距离残余相位噪声:
- 光谱性能(f
在 = 900 MHz,-4 dBFS): - 2 倍内部平均
- 信噪比:65.2 dBFS
- SFDR HD2,3:74 dBc
- SFDR 最差杂散:90 dBFS
- 输入满量程:1.0/1.1Vpp (1/1.8 dBm)
- 全功率输入带宽 (-3 dB):1.6 GHz
- JESD204B串行数据接口
- 最大通道速率:13 Gbps
- 支持子类 1 确定性延迟
- 数字下变频器
- 每个ADC通道最多两个DDC
- 复输出:4 倍至 128 倍抽取
- 48 位 NCO 相位相干跳频
- 快速跳频:< 1 μs
- 功耗:0.73 W/通道(1x AVG)
- 电源:1.8 V、1.2 V
参数

方框图

一、产品概述
ADC34RF52 是一款 14 位分辨率、1.5GSPS 最大采样率的四通道 ADC,采用 9mm×9mm 64 引脚 VQFN(RTD 封装),工作温度覆盖 - 40°C85°C,结温上限 105°C(长期使用建议不超过此值)。器件支持 600MHz2.5GHz 射频直接采样,集成 8 个内部 ADC 核心(4 个主核心 + 4 个校准 / 平均核心),通过 2 倍内部平均可将噪声谱密度从 - 153dBFS/Hz 优化至 - 156dBFS/Hz,单通道功耗 0.73W(1 倍平均模式),适配高通道数、高动态范围的射频信号采集系统,典型应用包括相控阵雷达、电子战、高速数字化仪及通信基础设施。
二、核心特性
1. 高精度射频采样性能
(1)静态与动态指标
- 分辨率与线性度 :14 位无失码,微分非线性(DNL)典型值 ±0.9LSB,积分非线性(INL)典型值 ±4LSB;增益误差、偏移误差均为 ±0.2% FSR,全温域(-40°C~85°C)内精度稳定。
- 噪声与动态范围 (典型值,TA=25°C,FS=1.5GSPS,FIN=900MHz):
- 噪声谱密度(NSD):-153dBFS/Hz(1 倍平均)、-156dBFS/Hz(2 倍平均);
- 信噪比(SNR):64.1dBFS(1 倍平均,-1dBFS 输入)、67.9dBFS(2 倍平均,-20dBFS 输入);
- 无杂散动态范围(SFDR):74dBc(2 次 / 3 次谐波,1 倍平均)、90dBFS(最差杂散,2 倍平均);
- 三阶交调失真(IMD3):81dBFS(双音输入,-7dBFS/tone,1 倍平均)。
- 带宽与采样特性 :
- 全功率输入带宽(-3dB):1.6GHz(1 倍平均)、1.5GHz(2 倍平均);
- 孔径抖动:50fs(典型值),近载频残留相位噪声:-133dBc/Hz(10kHz 偏移),确保高频率信号采样精度;
- 输入满量程:1.0Vpp(1dBm)、1.1Vpp(1.8dBm),支持 100Ω 差分内部端接,输入共模电压 350mV(典型值)。
(2)灵活的信号调理能力
- 内部平均功能 :支持 1 倍 / 2 倍内部平均,2 倍平均模式通过 2 个 ADC 核心同步采样并叠加,可降低非相关噪声(如热噪声),代价是带宽轻微下降(从 1.6GHz 降至 1.5GHz)及功耗增加(单通道从 0.73W 升至 1.0W);
- 模拟抖动(Dither) :可选带外大振幅抖动(20MHz 带宽,DC 附近),振幅可调(最大 - 20dBFS),开启后可改善高次谐波失真(HD2/HD3 提升 3~5dBc),适用于弱信号采集场景;
- 过量程检测 :支持 GPIO 引脚快速过量程指示(6 个时钟周期延迟,粘性 / 非粘性可选)或 JESD 数据流嵌入过量程标志(替换 LSB),便于系统实时监控信号幅度。
2. 集成数字下变频器(DDC)与快速跳频
(1)DDC 核心参数
- 通道配置 :每通道支持 1~2 个 DDC,单通道最大复抽取比 128 倍,实抽取比 64 倍,支持单频段 / 双频段模式:
- 单频段模式:4 倍~128 倍复抽取,瞬时带宽(IBW)9.375MHz~300MHz(FS=1.5GSPS);
- 双频段模式:8 倍~128 倍复抽取,每频段 IBW4.6875MHz~150MHz;
- 滤波器性能 :复抽取滤波器通带带宽~80%(-1dB),阻带抑制≥85dB,实抽取滤波器通带带宽~40%,可有效抑制镜像频率与带外干扰。
(2)48 位 NCO 与快速跳频
- 数控振荡器(NCO) :每 DDC 配 48 位 NCO,支持 - FS/2~+FS/2 频率调节,相位连续 / 无限相位相干两种跳频模式,相位噪声≤-100dBc;
- 跳频速度 :通过 GPIO 引脚控制 NCO 频率时,跳频时间 < 1μs(取决于抽取比,4 倍抽取时~500ns,128 倍抽取时~8μs),支持 4 个预设频率快速切换,适配电子战、雷达等需要快速频率捷变的场景。
3. JESD204B 高速串行接口
- 接口性能 :支持 8 路 SerDes lanes,每 lane 最大速率 13Gbps,兼容 JESD204B 子类 1(确定性延迟),单通道仅需 2 路 lane 即可传输 1.5GSPS 数据;
- 帧结构与同步 :支持多帧配置(LMFS 参数),如 8-4-2-2(8 lanes、4 转换器、2 octets / 帧、2 样本 / 帧),通过 SYSREF 信号实现多器件同步,同步窗口 ±50ps,支持 AC/DC 耦合(内部 100Ω 端接);
- 测试与调试 :内置 PRBS 测试图案(2⁷-1~2³¹-1)、斜坡图案及 JESD 链路对齐序列,可通过 SPI 配置输出测试信号,简化系统调试。
4. 校准与可靠性设计
(1) foreground 校准机制
- 校准核心 :集成 2 个额外校准 ADC 核心(通道 A/B 共享 1 个,通道 C/D 共享 1 个),支持 “在线校准”—— 校准过程中主 ADC 持续工作,通过 GPIO 或 SPI 触发,单通道校准时间~13.5ms,全四通道~27ms;
- 校准效果 :可补偿温度漂移(-40°C
85°C 内 INL 变化≤1LSB)、电源噪声影响,校准后 SNR 提升 12dBFS,确保长期工作精度。
(2)故障检测与防护
- 过压保护 :模拟输入(INxP/M)最大承受电压 - 0.6V~1.2V,射频输入峰值功率≤12dBm(100Ω 端接);
- ESD 防护 :人体放电模型(HBM)±1000V,带电器件模型(CDM)±500V,符合工业级防护标准;
- 电源监控 :支持电源序列检测,AVDD12、CLKVDD(时钟电源)需优先于 AVDD18 上电,避免上电时序错误导致器件损坏。
三、功能架构与工作原理
1. 核心架构
器件采用 “模拟采样 - 数字信号处理 - 高速传输” 三段式架构,关键模块如下:
- 模拟采样层 :4 路差分射频输入(INAP/M~INDP/M),每路含 2 个 ADC 核心(主核心 + 平均核心),支持 1 倍 / 2 倍平均;采样时钟(CLKP/M)采用独立电源(CLKVDD),降低时钟噪声对采样的影响;
- 数字处理层 :每通道集成 2 个 DDC,含 48 位 NCO、抽取滤波器及相位相干跳频控制;支持复抽取(带频率搬移)、实抽取(低通滤波),抽取比 4~128 倍可调;
- 高速传输层 :JESD204B 接口模块,含 8B/10B 编码器、扰码器(可选)、8 路 SerDes 发射器,支持 lane 重新映射(通过 SPI 配置输出 mux),可灵活适配 FPGA / 处理器接口。
2. 关键工作模式
- 旁路模式 (默认):DDC 不工作,ADC 采样数据直接通过 JESD 输出,功耗最低(0.73W / 通道),适用于高带宽、无频率搬移需求场景;
- 1 倍平均模式 :单通道仅启用 1 个 ADC 核心,噪声谱密度 - 153dBFS/Hz,带宽 1.6GHz,平衡带宽与噪声性能;
- 2 倍平均模式 :单通道启用 2 个 ADC 核心同步采样并叠加,噪声谱密度优化至 - 156dBFS/Hz,带宽降至 1.5GHz,适用于弱信号采集(如电子战、频谱分析);
- 快速跳频模式 :通过 GPIO1/2 或 “快速 SPI” 控制 NCO 频率,跳频时间 < 1μs,支持相位相干跳频(多频率同步至 SYSREF),适配雷达目标跟踪、通信频率捷变场景。
四、电气特性
1. 电源与电流特性
| 电源参数 | 测试条件 | 典型值 | 最大值 | 单位 |
|---|
| AVDD18 电流(IAVDD18) | 1 倍平均,DDC 旁路,FIN=900MHz | 330 | - | mA |
| 2 倍平均,DDC 旁路,FIN=900MHz | 500 | - | mA |
| AVDD12 电流(IAVDD12) | 1 倍平均,DDC 旁路,FIN=900MHz | 740 | - | mA |
| 2 倍平均,DDC 旁路,FIN=900MHz | 1110 | - | mA |
| CLKVDD 电流(ICLKVDD) | 1 倍平均,DDC 旁路,FIN=900MHz | 80 | - | mA |
| DVDD 电流(IDVDD) | 1 倍平均,DDC 旁路,FIN=900MHz | 1110 | - | mA |
| 功耗(PDIS) | 1 倍平均,四通道工作 | 2.92 | - | W |
| 2 倍平均,四通道工作 | 4.05 | - | W |
| 掉电模式功耗 | 快速唤醒(<1ms) | 210 | - | mW |
2. 射频输入与时钟特性
| 参数 | 测试条件 | 典型值 | 单位 |
|---|
| 模拟输入带宽(-3dB) | 1 倍平均,100Ω 端接 | 1.6 | GHz |
| 输入阻抗(差分) | FIN=100MHz | 100 | Ω |
| 输入共模电压(VICM) | 所有通道工作 | 350 | mV |
| 时钟输入频率 | 采样率 1.5GSPS | 1500 | MHz |
| 时钟输入电压(VID) | 差分输入 | 1~2.4 | Vpp |
| 时钟端接阻抗 | FIN=1.5GHz | 100 | Ω |
| 孔径抖动(TA) | 全温域 | 50 | fs |
3. JESD204B 接口特性
| 参数 | 测试条件 | 典型值 | 最大值 | 单位 |
|---|
| SerDes lane 速率 | 单 lane 传输 | 12.8 | 13.0 | Gbps |
| 随机抖动(RJ) | 6.4Gbps,RPAT 图案 | 0.7 | - | ps(RMS) |
| 确定性抖动(DJ) | 6.4Gbps,RPAT 图案 | 8.9 | - | ps(峰峰值) |
| 总抖动(TJ) | 6.4Gbps,RPAT 图案 | 19.5 | - | ps(峰峰值) |
| 帧对齐时间(ILA) | 发送 4 个多帧完成同步 | 16 | - | 多帧周期 |