研报显示
2024年全球PCB市场增速接近6.0%,其中HDI板及18层以上多层板成为增长最快的品类,增速超过15%,主要得益于AI服务器、高端通信设备及消费电子等下游需求的强劲拉动。
随着PCB信号速率和工作频率的持续提升,印制电路板正朝着多层化、高密度化的方向发展。选择合适的基材并设计出满足信号完整性(SI)要求的叠层结构,已成为高速电路设计中的关键环节。
PCB改版是研发过程中最不希望出现的情况之一,而材料选择不当或叠层设计不合理,正是导致改版最常见的原因之一。
如何才能减少或者避免因为叠层原因造成的改版?
其最大挑战在于如何跨越“PCB工厂阻抗经验修正”这一鸿沟,实现对叠层结构在阻抗和插入损耗方面的高精度仿真。
目前,高速信号SI工程师在设计前期需投入大量精力进行叠层规划、阻抗与插损的仿真计算,然而在进入PCB加工阶段时,仍须依据PCB工厂通过首次试产(FA)积累的实际经验数据,对阻抗重新核算,并调整线宽、间距等参数。
这种情况的出现源于其影响因素错综复杂且不透明:
PCB基材种类繁多,其玻璃纤维布结构各异,不同树脂含量(RC)对应不同的介电常数(Dk)和损耗因子(Df)。同时,PCB制造工艺中的铜厚控制、层压后介质厚度变化、Dk/Df的实测偏差,加之阻抗仿真软件的精度限制、工厂经验Dk值的使用、铜箔粗糙度的表征与测量方法等因素,使得整个参数体系错综复杂且缺乏透明度。上述任一环节的不确定性或取值不当,都可能导致阻抗与插入损耗仿真结果出现偏差,最终导致实际产品性能偏离设计预期,难以满足高速信号完整性的严苛要求。
下面我们将介绍
如何通过“叠层、阻抗与插损” 集成化高精度设计与仿真系统帮助PCB工厂实现去经验化达到叠层设计的“一版成功”。
要想解决这个问题,核心有两点:
一是 准确的DK仿真
二是 建立高精度的仿真模型
PCB板的横截面中,介质层由玻璃纤维布与树脂的复合材料构成。玻璃纤维布类似于纺织物,具有标准编织结构,相互交织,其余空间则由树脂填充。
这种非均匀的介质结构在Z轴方向上呈现出复杂的介电特性。为了更精确地模拟这一特性,我们通过软件将原本被视为均质的介质层细分为多个在Z轴上相对均匀的子层,从而将传统的单一介电常数(Dk)转化为分层的、区域化的Dk值体系。通过这种方式,我们可以准确掌握每个区域Dk的波动范围,建立能够真实反映Dk空间分布的精细化模型,并结合信号线周围电磁场的实际分布,计算出对应的等效Dk,进而实现更精准的阻抗预测。
传统的阻抗仿真工具本质上更像一个“阻抗计算器”——用户输入经验性的单一Dk值,软件基于内置模型输出阻抗结果,缺乏对材料结构与工艺变异的系统性考量。而我们的方案则构建了一种更为先进的系统架构,将阻抗控制分解为三大核心要素:叠层设计、阻抗计算与工艺控制,全面整合影响阻抗的各项变量,形成一个系统化、集成化的仿真平台。

软件的整体界面布局如上图所示。左侧为材料选择区域,支持主流材料供应商的数据库接入。用户可从中选取所需材料,并指定其类型(如Core、PP或铜箔),随后将其拖入或添加至右侧的叠层结构设计区域。得益于软件的无缝集成架构,材料与叠层参数将自动同步至内置的阻抗计算引擎,无需手动输入,即可高效、准确地完成阻抗仿真与分析,显著提升设计效率与可靠性。

我们的方案创新性地摒弃了传统的Ra或Rz粗糙度参数建模方法,转而采用铜箔类型及其处理工艺和药水种类作为核心参数进行精确建模。在插损仿真界面中,用户首先选择特定的铜箔型号,随后指定其加工方式及所用化学药水类型。基于这些信息,结合叠层结构设计、线宽参数以及介质损耗因子(DF)等关键因素,我们能够精准计算出最终的插入损耗值。
为了确保模型的准确性,我们与多家PCB制造商紧密合作,利用实际量产数据对模型进行了充分的训练和验证,使得模拟结果更加贴近真实情况。在插损仿真方面,我们实现了误差控制在10%以内的高精度目标;若生产工艺更为精细,则可进一步将误差缩小至5%以内,这显著优于行业内其他软件的表现。通过这种方式,我们不仅提升了仿真的准确度,还为客户提供了更具实用价值的设计指导。
随着智能设备、人工智能和高速计算等高端应用的快速发展,对高频、高速、多层高密度PCB在阻抗控制与信号损耗方面的性能提出了更高要求。这不仅涉及材料选型、工艺精度、设计仿真到测试验证的全流程协同,更对信号完整性(SI)设计提出了前所未有的严苛挑战。
复杂的叠层结构、多样化的基材特性、精细化的加工工艺要求以及严格的测试验证标准,使得PCB设计与制造面临多重技术难题。材料选择需兼顾电气性能与可制造性,工艺控制必须达到微米级精度,仿真模型需真实反映实际物理特性。这些因素相互影响、环环相扣,要求在设计与制造全过程中实施更加精细化的协同控制,唯有如此,才能确保最终产品在高频高速环境下实现高性能、高可靠性的稳定运行。
全部0条评论
快来发表一下你的评论吧 !