ADC3644 技术文档总结

ADC3644器件是一款低噪声、超低功耗、14位、125MSPS双通道、高速模数转换器（ADC）。该器件专为低功耗而设计，可提供–153 dBFS/Hz的噪声频谱密度，并具有非常好的线性度和动态范围。该ADC3644提供IF采样支持，使该器件成为各种应用的绝佳选择。高速控制环路受益于仅一个时钟周期的短延迟。ADC在125 MSPS时仅消耗82 mW/ch，功耗在较低采样率下可很好地扩展。
*附件：adc3644.pdf

该ADC3644使用 DDR 或串行 CMOS 接口输出数据，提供最低功耗的数字接口，并具有最大限度地减少数字互连数量的灵活性。这些器件是具有不同速度等级的引脚兼容系列。这些器件支持–40至105⁰C的扩展工业温度范围。

特性

• 双通道
• 14 位 125 MSPS ADC
• 本底噪声：–153 dBFS/Hz
• 超低功耗，优化功率缩放：82 mW/ch （125 MSPS）
• 延迟：1 个时钟周期
• 14 位，无缺失代码
• INL：±1.5 LSB;DNL：±0.5 LSB
• 参考：外部或内部
• 工业温度范围：–40°C 至 +105°C
• 片上数字滤波器（可选）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• DDR 和串行 CMOS 接口
• 小尺寸：40-WQFN（5 mm × 5 mm）封装
• 1.8V 单电源
• 光谱性能（f 在 = 5 MHz）：
  • 信噪比：74.0 dBFS
  • SFDR：90dBc HD2、HD3
  • SFDR：100-dBFS 最差杂散
• 光谱性能（f 在 = 70 兆赫）：
  • 信噪比：72.5 dBFS
  • SFDR：70dBc HD2、HD3
  • SFDR：85-dBFS 最差杂散

参数

方框图

一、产品核心定位

ADC3644 是德州仪器（TI）推出的 14 位双通道高速模数转换器（ADC） ，专为高动态范围、低功耗的高速信号采集场景设计，如高速数据采集、工业监测、软件无线电（SDR）、雷达及光谱分析等。其核心优势在于 125 MSPS 的最高采样率、超低功耗（125 MSPS 时每通道 82 mW）与优异的噪声性能（噪声谱密度 - 153 dBFS/Hz），采用 5mm×5mm 40 引脚 WQFN 超小封装，可在 - 40°C 至 + 105°C 宽温范围内稳定工作，适配空间受限的工业与高端消费电子设备。

二、关键特性

1. 高精度与高动态性能

• 分辨率与线性度 ：
  • 14 位无失码分辨率，积分非线性（INL）最大 ±1.5 LSB，微分非线性（DNL）最大 ±0.5 LSB，确保信号转换的线性精度。
  • 静态误差极低：失调误差最大 65 LSB，失调漂移 0.02 LSB/°C；增益误差最大 0.5% FSR，增益漂移可忽略，长期稳定性优异。
• 动态指标 ：
  • 信噪比（SNR）：5 MHz 输入时 74.0 dBFS，70 MHz 输入时 72.5 dBFS，支持中频（IF）采样，适配高频信号采集。
  • 无杂散动态范围（SFDR）：5 MHz 输入时 90 dBc（二次 / 三次谐波）、100 dBFS（最差杂散），70 MHz 输入时 70 dBc（二次 / 三次谐波）、85 dBFS（最差杂散），减少信号失真。
  • 模拟输入带宽：-3 dB 带宽 1.4 GHz，有用带宽达 200 MHz，支持宽频信号直接采样。

2. 灵活的信号处理与接口

• 数字下变频器（DDC） ：
  • 内置可编程抽取滤波器，支持 2/4/8/16/32 倍抽取（实抽取或复抽取），可降低输出数据率，减轻后端处理器负担。
  • 32 位数控振荡器（NCO）：支持信号频率平移，配合复抽取可实现中频信号下变频，简化射频前端设计。
  • 滤波性能：复抽取时通带带宽约 80%，阻带抑制≥85 dB；实抽取时通带带宽为复抽取的 1/2，适配不同信号带宽需求。
• 数据接口 ：
  • 支持 DDR CMOS 并行接口与串行 CMOS 接口（2 线 / 1 线 / 1/2 线），灵活适配不同数据传输需求：
    • DDR CMOS：输出数据率最高 250 MHz（每引脚），适合高速近距离传输。
    • 串行 CMOS：通过 1 线 / 2 线 / 1/2 线配置减少引脚数量，适配长距离或多器件同步场景，支持 14-20 位可编程输出分辨率。
  • 低延迟：DDR 模式下仅 1 个时钟周期延迟，1 线串行模式下 1-2 个时钟周期延迟，适配高速控制环路。

3. 低功耗与灵活供电

• 功耗优化 ：
  • 125 MSPS 时总功耗 164 mW（双通道），采样率降低时功耗同步递减（如 65 MSPS 时功耗约 82 mW），适配电池供电设备。
  • 多种掉电模式：支持全局掉电、单通道掉电及模块级掉电（如时钟缓冲器、参考放大器），掉电模式下功耗最低 5 mW，进一步降低待机功耗。
• 电源兼容性 ：
  • 单电源供电：模拟电源（AVDD）与数字接口电源（IOVDD）均为 1.8 V，无需多电压域设计，简化供电电路。
  • 参考电压灵活：支持内部 1.6 V 参考（典型值）、外部 1.6 V 参考或外部 1.2 V 参考（通过内部缓冲放大至 1.6 V），适配不同精度需求。

三、典型应用场景

1. 高速数据采集系统 ：如工业振动监测、超声成像，利用 125 MSPS 采样率与 1.4 GHz 带宽，捕捉高频动态信号。
2. 软件无线电（SDR） ：通过 NCO 与复抽取功能，实现中频信号直接下变频，减少射频前端复杂度，适配多频段通信。
3. 雷达与光谱分析 ：高 SFDR 与宽输入带宽支持高频信号采集，低噪声特性确保微弱信号检测精度。
4. 工业监测 ：如电力质量监测、电机控制，宽温工作范围与低功耗适配工业恶劣环境与长期运行需求。

四、器件信息与订购参数

1. 基础器件信息

型号	封装类型	主体尺寸（标称）	引脚数	采样率	分辨率
ADC3644	40 引脚 WQFN（RSB）	5.00mm×5.00mm	40	125 MSPS	14 位
ADC3643	40 引脚 WQFN（RSB）	5.00mm×5.00mm	40	65 MSPS	14 位
ADC3642	40 引脚 WQFN（RSB）	5.00mm×5.00mm	40	25 MSPS	14 位
ADC3641	40 引脚 WQFN（RSB）	5.00mm×5.00mm	40	10 MSPS	14 位

2. 订购选项详情

可订购器件	状态	封装类型	每卷数量（SPQ）	环保标准	引脚镀层	湿度敏感等级（MSL）	工作温度（°C）	器件标识
ADC3644IRSBR	现役（Active）	40 引脚 WQFN（RSB）	3000（大卷带）	RoHS 合规	NIPDAU	3 级 - 260°C-168 小时	-40 至 105	AZ3644
ADC3644IRSBR.A	现役（Active）	40 引脚 WQFN（RSB）	3000（大卷带）	RoHS 合规	NIPDAU	3 级 - 260°C-168 小时	-40 至 105	AZ3644
ADC3644IRSBT	现役（Active）	40 引脚 WQFN（RSB）	250（小卷带）	RoHS 合规	NIPDAU	3 级 - 260°C-168 小时	-40 至 105	AZ3644
ADC3644IRSBT.A	现役（Active）	40 引脚 WQFN（RSB）	250（小卷带）	RoHS 合规	NIPDAU	3 级 - 260°C-168 小时	-40 至 105	AZ3644

五、电气与热特性

1. 绝对最大额定值（核心参数）

参数	最小值	最大值	单位
模拟电源（AVDD-AGND）	-0.3	2.0	V
数字接口电源（IOVDD-DGND）	-0.3	2.0	V
模拟输入电压（AINP/AINM）	AGND-0.3	AVDD+0.3	V
结温（T_J）	-	105	°C
存储温度（T_stg）	-65	150	°C

2. 推荐工作条件

参数	最小值	典型值	最大值	单位
模拟电源（AVDD-AGND）	1.7	1.8	1.9	V
数字接口电源（IOVDD-DGND）	1.7	1.8	1.9	V
模拟输入满量程（差分）	-1.125	-	1.125	V（2.25 Vpp）
输入共模电压（V_CM）	0.9	0.95	1.0	V
采样时钟频率	0.01	125	125	MHz
工作环境温度（T_A）	-40	25	105	°C

3. 热特性（40 引脚 WQFN 封装）

热指标	数值	单位
结到环境热阻（R_θJA）	30.7	°C/W
结到顶部外壳热阻（R_θJC (top)）	16.4	°C/W
结到电路板热阻（R_θJB）	10.5	°C/W
结到顶部特征参数（Ψ_JT）	0.2	°C/W
结到电路板特征参数（Ψ_JB）	10.5	°C/W

六、功能模式与关键模块

1. 核心功能模块

• 模拟输入前端 ：
  • 差分输入设计，支持 AC/DC 耦合，输入阻抗 8 kΩ（直流差分），输入电容 5.4 pF（每引脚），适配高阻抗信号源。
  • 采样 glitch 滤波器：推荐针对不同输入频率配置 RC 滤波器（如 DC-60 MHz 用 82 nH 电感 + 33 pF 电容，60-120 MHz 用 91 nH 电感 + 75 pF 电容），减少采样噪声干扰。
• 时钟输入 ：
  • 支持差分或单端时钟输入：差分时钟输入（CLKP/CLKM）适配低抖动场景，单端时钟输入可降低功耗（较差分节省约 1 mA）。
  • 时钟抖动要求：外部时钟抖动需控制在 100 fs-1 ps（如 10 MHz 输入时，1 ps 抖动导致 SNR 降至 73.7 dBFS），确保动态性能。
• 数字下变频器（DDC） ：
  • 复抽取模式：通过 NCO 将目标信号移至基带，配合抽取滤波器降低数据率，如 125 MSPS 采样、8 倍复抽取后，输出数据率 15.625 MSPS，带宽 12.5 MHz。
  • 实抽取模式： bypass NCO，滤波器作低通滤波，适合单频信号采集，如 125 MSPS 采样、4 倍实抽取后，输出数据率 31.25 MSPS，带宽 12.5 MHz。

2. 数据接口与输出格式

• DDR CMOS 并行接口 ：
  • 14 位数据输出（DA0-DA6、DB0-DB6），DCLK 时钟同步，数据率最高 250 MHz（每引脚），适合近距离高速传输，延迟仅 1 个时钟周期。
• 串行 CMOS 接口 ：
  • 支持 2 线 / 1 线 / 1/2 线配置，通过序列化减少引脚数量：2 线模式下每通道 8 路序列化（80 MBPS/lane），1 线模式下 16 路序列化（160 MBPS/lane），适配多器件级联。
  • 输出格式：支持二进制补码（默认）或偏移二进制，可通过 SPI 配置 14-20 位输出分辨率（20 位用于高抽取场景，减少量化噪声）。

七、设计与应用指导

1. 硬件设计建议

• 电源 decoupling ：
  • AVDD 与 AGND 间并联 10 μF（低 ESR 钽电容）+0.1 μF（陶瓷电容），IOVDD 与 IOGND 间同理，电容需紧贴器件引脚，降低电源噪声。
  • 电源架构推荐：开关电源（如 TPS62821）+ LDO（如 TPS7A4701），或开关电源 + EMI 滤波器（针对开关噪声设计陷波滤波），确保 AVDD 噪声低于 1 mVpp。
• 模拟输入电路 ：
  • 差分信号驱动：推荐使用全差分放大器（如 THS4541），输出摆幅需匹配 ADC 满量程（2.25 Vpp），并预留 1 dB 插入损耗余量（放大器输出≥2.5 Vpp）。
  • 输入保护：避免输入电压超出 AGND-0.3 V 至 AVDD+0.3 V，必要时串联限流电阻（100 Ω），防止 ESD 损坏。
• 时钟电路 ：
  • 差分时钟传输：采用 100 Ω 差分阻抗布线，长度匹配（误差≤5 mm），避免过孔，减少时钟抖动。
  • 单端时钟：需直流耦合至 0.9 V 共模电压， unused 时钟引脚通过电容（100 pF）接地。

2. 软件配置与初始化

• SPI 编程接口 ：
  • 支持 24 位寄存器读写，SCLK 最高 20 MHz，通过 SEN（片选，低有效）、SCLK（时钟）、SDIO（数据）引脚配置，关键寄存器包括：
    • 接口配置（0x07）：选择 DDR / 串行 CMOS 接口及输出分辨率。
    • DDC 使能（0x24）：开启抽取滤波器，配置实 / 复抽取倍数。
    • NCO 配置（0x2A-0x2D、0x31-0x34）：设置 32 位 NCO 频率，实现信号频率平移。
• 初始化流程 ：
  1. 上电后等待 2 ms（内部带隙稳定），配置 REFBUF 引脚（选择参考电压模式），施加采样时钟。
  2. 硬件复位（RESET 引脚高脉冲≥1 μs），等待 200,000 个时钟周期（内部校准完成）。
  3. 通过 SPI 配置接口、DDC、NCO 等参数，启动信号采集。

3. 布局与 EMC 设计

• 布局准则 ：
  • 模拟与数字分区：模拟输入（AINP/AINM、BINP/BINM）、时钟（CLKP/CLKM）与数字输出（DAx/DBx）分开布线，避免数字噪声串扰。
  • 接地设计：AGND 与 DGND 单点连接，模拟地采用独立平面，数字地通过过孔多点连接至主地平面。
  • 关键信号布线：模拟输入与时钟采用差分布线（阻抗 100 Ω），长度≤20 mm，避免直角转弯；数字输出串联 20 Ω 匹配电阻（靠近器件引脚），减少反射。
• EMC 优化 ：
  • 参考电压引脚（VREF/REFBUF）：旁路电容（10 μF+0.1 μF）直接焊接在引脚旁，避免过孔，减少参考噪声。
  • 热焊盘处理：WQFN 热焊盘需焊接至 PCB 接地平面，通过 4-6 个过孔增强散热，确保结温不超过 105°C。