PLL1705 3.3V 双路 PLL 多时钟发生器

KANA 发表于 2018-11-02 19:33:06

数据： 3.3-V Dual PLL MultiClock Generator 数据表

描述

PLL1705 很低成本，锁相环（PLL）多锁发生器。 PLL1705和PLL1706可以从27 MHz参考输入频率生成四个系统时钟。 PLL1705的时钟输出可通过采样频率控制引脚进行控制，而PLL1706的时钟输出可通过串行模式控制引脚进行控制。该器件通过消除外部元件，为客户提供成本和空间节省，使客户能够实现高性能音频DAC和/或ADC所需的极低抖动性能。 PLL1705和PLL1706非常适合使用27-MHz主时钟的MPEG-2应用，如DVD播放器，多媒体PC的DVD附加卡，数字高清电视系统和机顶盒。

特性

27-MHz主时钟输入
生成的音频系统时钟：
- SCKO0：768 f < sub> S （f _S = 44.1 kHz）
- SCKO1：384 f _S，768 f _S（f _S = 44.1 kHz）
- SCKO2：256 f _S（f _S = 32,44.1,48 ，64,88.2,96 kHz）
- SCKO3：384 f _S（f _S = 32,44.1,48,64,88.2,96 kHz ）
零PPM错误输出时钟
低时钟抖动：50 ps（典型值）
多个采样频率：
- f _S = 32,44.1,48,64,88.2,96 kHz
3.3V单电源
PLL1705：并行控制
PLL1706：串行控制
封装：20引脚SSOP（150 mil），无铅产品
应用
- DVD播放器
- 多媒体电脑的DVD附加卡
- 数字高清电视系统
- 机顶盒

PLL1705和PLL1706使用相同的芯片，除模式控制外，它们的电气相同。

参数与其它产品相比音频时钟


Supply Voltage(s) (V)
Operating Temperature Range (C)
Pin/Package
Rating

PLL1705
3.3
-25 to 85
20SSOP
Catalog

技术文档

数据手册（1）

3.3-V Dual PLL MultiClock Generator 数据表

PLL1705 3.3V 双路 PLL 多时钟发生器

描述

特性

参数 与其它产品相比 音频时钟

技术文档

参数与其它产品相比音频时钟