DAC38RF82和DAC38RF89是高性能、宽带宽的射频采样数模(DAC),能够实现高达3.33 GSPS的双通道输入数据速率或8位至9GSPS的单通道作。这些器件具有多达8个通道的低功耗JESD204B接口,最大比特率为12.5 Gbps (DAC38RF89)和12.8 Gbps (DAC38RF82)。
*附件:dac38rf82.pdf
在双通道作中,输入接口能够在 12 位分辨率下实现高达 3.33 GSPS 的数据速率,在 16 位分辨率下实现高达 2.5 GSPS 的数据速率,无需插值。当用作具有 2x 至 24x 插值模式的复杂基带发射器时,DAC38RF82 或 DAC38RF89 能够合成高达 2 GHz 带宽的宽带信号(16 位输入分辨率)和 2.66 GHz 带宽(12 位输入分辨率)。
8位模式允许以9 GSPS最大DAC采样率输入,并可合成0至4.5 GHz的宽带信号。
可选的低抖动PLL/VCO允许使用较低频率的基准时钟,从而简化了DAC时钟的生成。
特性
- 14 位分辨率、9GSPS DAC,具有多模作功能
- 16位,双通道数据模式
- 最大输入速率:2.5-GSPS
- 宽带数字上变频器
- 插值:1,2,4,6,8,10,12,16,18,20,24x
- 12位,双通道数据模式
- 8位,单通道数据模式
- JESD204B界面
- 子类 1 用于多芯片同步
- DAC38RF89:最大通道速率:12.5 Gbps
- DAC38RF82:最大通道速率:12.8 Gbps
- 差分输出
- 支持直流耦合
- 射频满量程输出功率(带 2:1 巴伦):
2.14 GHz 时为 3 dBm
- 带旁路的内部 PLL 和 VCO
- DAC38RF82:f
C(VCO) = 5.9 或 8.9 GHz - DAC38RF89:f
C(VCO) = 5 或 7.5 GHz
- 电源:-1.8 V、1.0 V、1.8 V
- 封装:10 x 10 mm BGA,0.8 mm 间距,
144 个焊球
参数

方框图

DAC38RF82 和 DAC38RF89 是两款 14 位高 - performance 射频采样数模转换器(DAC),支持最高 9 GSPS 采样率与 JESD204B 高速接口,集成片内 PLL/VCO 与宽带数字上变频器(DUC),专为雷达、电子战、通信测试设备、DOCSIS 3.0/3.1 直接射频合成等对带宽和采样速率要求严苛的射频应用设计,二者核心差异在于 VCO 频率范围与 SerDes 通道速率上限。
核心参数与特性
- 性能规格 :14 位分辨率,微分非线性(DNL)典型值 ±3 LSB,积分非线性(INL)典型值 ±4 LSB;无杂散动态范围(SFDR)最高 97 dBc,总谐波失真(THD)表现优异,噪声谱密度(NSD)低至 -173 dBFS/Hz。
- 采样与输入 :最大采样率 9 GSPS(DAC38RF82)、8.4-9 GSPS(DAC38RF89);支持 8/12/16 位多模式输入,单通道最大输入速率 9 GSPS(8 位模式)、3.33 GSPS(12 位模式)、2.5 GSPS(16 位模式);差分满量程输出功率 3 dBm(2.14 GHz 带 2:1 巴伦),输入阻抗 100 Ω(差分)。
- 信号处理 :内置多频段 DUC,支持 1-24 倍可编程插值滤波,阻带抑制 ≥90 dB;集成 48 位数控振荡器(NCO),支持复杂基带信号上变频,覆盖 0-4.5 GHz 宽带信号合成。
- 接口与供电 :JESD204B 子类 1 接口,最多 8 通道,DAC38RF82 单通道速率最高 12.8 Gbps,DAC38RF89 最高 12.5 Gbps;供电电压包括 -1.8 V(VEE18N)、1.0 V(模拟 / 数字核心)、1.8 V(外设),典型功耗 1911-3360 mW(依工作模式)。
- 封装与环境 :144 引脚 FCBGA 封装(10.00mm×10.00mm),工作温度范围 -40°C 至 +85°C,结温最高 150°C,ESD 防护等级 HBM ±1000V。
- 器件差异 :DAC38RF82 的 VCO 中心频率为 5.9 GHz/8.9 GHz,DAC38RF89 为 5 GHz/7.5 GHz;SerDes 最大通道速率分别为 12.8 Gbps 和 12.5 Gbps。
关键功能说明
- 多模式信号处理 :支持单 / 双通道输入、实信号 / 复信号处理,插值倍数 1-24 倍可调,8 位模式可直接合成 0-4.5 GHz 宽带信号,16 位模式插值后带宽可达 2 GHz。
- 高速接口与同步 :JESD204B 接口支持多芯片同步,SYSREF 信号实现确定性延迟;支持单 / 双链路配置,链路故障时可独立重启,不影响另一通道工作。
- 片内 PLL/VCO :集成低抖动 PLL 与双 VCO,支持外部低频率参考时钟生成高采样率时钟,VCO 频率范围可通过寄存器配置,适配不同射频频段需求。
- 灵活功耗控制 :支持正常、待机、关断多种工作模式,关断功耗低至 208 mW;可通过寄存器关闭未使用通道或模块,优化功率预算。
- 保护与监测 :集成功率放大器保护(PAP)模块,可监测输入信号功率并自动衰减输出,避免过载;内置温度传感器与完善的告警机制,覆盖链路错误、PLL 失锁、SYSREF 异常等场景。
典型应用场景
主要用于任意波形发生器、雷达与电子战系统、通信测试设备、DOCSIS 3.0/3.1 直接射频合成、微波回程链路、分布式天线系统,适配宽带射频信号生成与高 - speed 数据转换需求。
应用设计要点
- 电源配置 :模拟电源(VDDA1/VDDA18 等)与数字电源(VDDIG1/VDDE1 等)需独立供电,各电源引脚就近配置 0.1 µF 去耦电容,VEE18N 建议最后使能,避免影响其他电源启动。
- 时钟与同步 :选用低抖动参考时钟(推荐抖动 < 100 fs rms),时钟输入支持差分 / 单端模式;多芯片同步时需统一 SYSREF 信号,满足 setup/hold 时序要求,通过寄存器配置相位容忍窗口优化同步精度。
- 布局与布线 :射频输出采用 100 Ω 差分共面波导走线,缩短迹线长度并均匀布置接地过孔;SerDes 高速信号线控制阻抗(50 Ω 单端 / 100 Ω 差分),避免锐角弯曲,相邻迹线间保留足够隔离。
- 配置与校准 :上电后需按 “拉低 TXENABLE → 供电 → 复位 → 配置寄存器 → 启动 SYSREF 同步 → 拉高 TXENABLE” 流程操作;根据应用场景配置插值倍数、NCO 频率与 JESD204B 帧格式,启用 PAP 功能时需设置合理阈值与衰减步长。