ADC32RF8x 技术文档核心总结

ADC32RF8x（ADC32RF80和ADC32RF83）是一款14位、3GSPS、双通道电信接收器和反馈器件系列，支持输入频率高达4 GHz及以上的射频采样。ADC32RF8x 系列专为高信噪比 （SNR） 而设计，可提供 –155 dBFS/Hz 的噪声频谱密度，并在较大的输入频率范围内提供动态范围和通道隔离。带有片内端接的缓冲模拟输入可在较宽的频率范围内提供均匀的输入阻抗，并最大限度地减少采样保持毛刺能量。
*附件：adc32rf83.pdf

每个通道都可以连接到一个双频数字下变频器 （DDC），每个 DDC 最多三个独立的 16 位数控振荡器 （NCO），用于相位相干跳频。此外，ADC还配备了前端峰值和RMS功率检测器和报警功能，以支持外部自动增益控制（AGC）算法。

ADC32RF8x 支持具有基于子类 1 的确定性延迟的JESD204B串行接口，使用高达 12.5 Gbps 的数据速率，每个 ADC 最多有 4 个通道。该器件采用 72 引脚 VQFN 封装（10 mm × 10 mm），支持工业温度范围（–40°C 至 +85°C）。

特性

• 14位、双通道、3GSPS ADC
• 本底噪声：–155 dBFS/Hz
• RF 输入支持高达 4.0 GHz
• 孔径抖动：90 fS
• 信道隔离度：95 dB（f 在 = 1.8 吉赫
• 光谱性能 （f 在 = 900 MHz，–2 dBFS）：
  • 信噪比：60.1 dBFS
  • SFDR：66dBc HD2、HD3
  • SFDR：76dBc 最差杂散
• 光谱性能 （f 在 = 1.85 GHz，–2 dBFS）：
  • 信噪比：58.9 dBFS
  • SFDR：67dBc HD2、HD3
  • SFDR：76dBc 最差杂散
• 片内数字下变频器：
  • 多达 4 个 DDC（双频模式）
  • 每个 DDC 最多 3 个独立 NCO
• 片内输入箝位，用于过压保护
• 可编程片内功率检测器，带报警引脚，支持 AGC
• 片上抖动
• 片内输入端接
• 输入满量程：1.35 V聚丙烯
• 支持多芯片同步
• JESD204B接口：
  • 基于子类 1 的确定性延迟
  • 每通道 4 通道，速度为 12.5 Gbps
• 功耗：3.2 GSPS 时为 3.0 W/Ch
• 72引脚VQFN封装（10 mm×10 mm）

参数

方框图

ADC32RF8x 系列（含 ADC32RF80/83）是德州仪器推出的双通道高速高精度模数转换器（ADC），分辨率 14 位，最高采样率 3 GSPS，支持 4 GHz 以下 RF 输入采样，集成数字下变频器（DDC）与 JESD204B 接口，专为电信基础设施、宽带接收等高频高精度场景设计，具备高动态范围与多芯片同步能力。

一、核心基础信息

（一）核心定位与关键参数

• 采样与输入：双通道设计，采样率最高 3 GSPS；RF 输入支持 up 至 4.0 GHz，差分输入满量程 1.35 VPP，输入带宽 3.2 GHz。
• 精度性能：噪声底 -155 dBFS/Hz，孔径抖动 90 fS；1.8 GHz 时通道隔离度 95 dB；900 MHz 输入下 SNR 典型 60.1 dBFS、无杂散动态范围（SFDR）76 dBc。
• 工作环境：工业级温度范围 -40°C 至 85°C；ESD 防护 HBM ±1000 V、CDM ±500 V；多电源域供电（AVDD19：1.8-2.0 V，AVDD/DVDD：1.1-1.25 V）。

（二）封装与引脚

• 封装类型：72 引脚 VQFN 封装（RMP/RRH 两种选项），尺寸 10.00 mm×10.00 mm，带散热焊盘，需接地优化热性能。
• 引脚功能：包含双通道差分模拟输入（INAP/M、INBP/M）、时钟输入（CLKINP/M）、SYSREF 同步引脚、JESD204B 数据输出（DA [0-3] P/M、DB [0-3] P/M）、SPI 控制引脚及多电源域引脚。

二、核心特性与功能模块

（一）模拟前端与采样

• 输入设计：内置 100 Ω 差分终端，输入阻抗均匀；集成输入钳位电路，提供过压保护，限制最大输入 2.4 VPP。
• 采样优化：采用四通道交错采样架构，内置背景交错校正，降低失配误差；支持直流耦合与交流耦合两种模式。

（二）数字下变频器（DDC）

• 模式差异：ADC32RF80 支持单 / 双波段 DDC，ADC32RF83 仅支持单波段 DDC；每通道最多 4 个 DDC，每个 DDC 含 3 个独立 16 位数控振荡器（NCO）。
• 抽选与滤波：支持 4/6/8/9/10/12/16/18/20/24/32 倍抽选，滤波器阻带抑制 90 dB，支持复数 / 实数输出格式切换。

（三）JESD204B 接口与同步

• 接口性能：Subclass 1 兼容，每通道最多 4 路 SerDes 通道，单 lane 速率最高 12.5 Gbps，支持 8b/10b 编码与扰码。
• 同步能力：支持 SYSREF 信号实现多芯片确定性延迟同步，可重置 NCO 相位与 LMFC 计数器；同步误差通过相位容忍窗口校准。

（四）电源与功耗

• 供电要求：需先启动 DVDD（1.15 V）再启动 AVDD19（1.9 V），AVDD 启动顺序无限制。
• 功耗表现：双通道工作典型功耗 6.54 W（3 GSPS，4 倍抽选）；单通道工作可降至约 4 W，全局掉电模式功耗 360 mW。

（五）保护与检测

• 功率检测：内置峰值、RMS、过范围检测三种功率检测器，支持自动增益控制（AGC）告警输出。
• 故障防护：输入钳位电路防止过压损坏；GPIO 可配置为告警输出，响应过温、过范围等故障。

三、应用场景与设计要点

（一）典型应用

• 电信系统：多载波 GSM 基站、电信接收机、DPD 观测接收机、回程接收机；
• 通用高频：RF 中继器、分布式天线系统、宽带无线接收系统、高速数字化仪。

（二）设计关键要点

• 电源去耦：各电源引脚就近并联 0.1 μF 陶瓷电容 + 10 μF 钽电容，模拟地与数字地单点连接，减少地环路干扰。
• 布线要求：模拟输入与数字信号走线隔离，时钟路径阻抗匹配 100 Ω；JESD204B 信号线长度匹配，避免 skew 过大。
• 同步配置：多芯片同步时统一 SYSREF 时钟源，频率建议低于 5 MHz；SYSREF 需经过至少 3 次断言以完成时钟分频器、NCO 及 LMFC 同步。
• 时钟优化：选用低抖动时钟源，外部时钟建议通过带通滤波器抑制相位噪声；时钟幅度建议 0.5-1.5 VPP 以优化孔径抖动。

四、封装与订购信息

• 系列差异：ADC32RF80 支持单 / 双波段 DDC，ADC32RF83 仅支持单波段 DDC，其余性能一致。
• 订购型号：核心型号包括 ADC32RF80IRMPR、ADC32RF83IRRHR 等，提供卷带包装（250 片 / 1500 片），引脚镀层为 NIPDAU，MSL 等级 3（260°C 峰值回流）。