ADS54J69 16 位 500 MSPS 双通道模数转换器(ADC)技术文档总结

描述

该ADS54J69是一款低功耗、宽带宽、16位、500MSPS、双通道模数转换器(ADC)。该器件专为高信噪比 (SNR) 而设计,可提供 –159 dBFS/Hz 的本底噪声,适用于在宽瞬时带宽上实现最高动态范围的应用。该器件支持数据速率高达 10.0 Gbps 的JESD204B串行接口,每个 ADC 支持一个或两个通道。缓冲模拟输入在宽频率范围内提供均匀的输入阻抗,并最大限度地减少采样保持毛刺能量。每个ADC通道直接连接到宽带数字下变频器(DDC)模块。该ADS54J69在较大的输入频率范围内以极低的功耗提供出色的无杂散动态范围 (SFDR)。

JESD204B接口减少了接口线的数量,从而实现了高系统集成密度。内部锁相环(PLL)将ADC采样时钟相乘,以得出用于序列化每个通道的16位数据的位时钟。
*附件:ads54j69.pdf

特性

  • 16位分辨率、双通道、500MSPS ADC
  • 空闲通道本底噪声:–159 dBFS/Hz
  • 光谱性能 (f = 170 MHz,–1 dBFS):
    • 信噪比:73 dBFS
    • NSD:–157 dBFS/Hz
    • SFDR:93 dBc
    • SFDR:94 dBc(HD2、HD3 和交错音除外)
  • 光谱性能 (f = 310 MHz,–1 dBFS):
    • 信噪比:71.7 dBFS
    • NSD:–155.7 dBFS/Hz
    • SFDR:81 dBc
    • SFDR:94 dBc(HD2、HD3 和交错音除外)
  • 信道隔离:100 dBc(f = 170兆赫
  • 输入满量程:1.9 V聚丙烯
  • 输入带宽 (3 dB):1.2 GHz
  • 片上抖动
  • 集成 Decimate-by-2 滤波器
  • JESD204B 支持子类 1 的接口:
    • 每个ADC1通道,速率为10.0 Gbps
    • 每个ADC2通道,频率为5.0 Gbps
    • 支持多芯片同步
  • 功耗:1.35 W/ch(500 MSPS 时)
  • 72引脚VQFNP封装(10 mm×10 mm)

参数
串行接口

方框图
串行接口

ADS54J69 是德州仪器(Texas Instruments)推出的一款低功耗、宽带宽双通道模数转换器,核心优势是高分辨率与优异动态性能兼具,集成 2 倍抽取滤波器和高速 JESD204B 接口,适用于雷达、宽带无线通信、医疗影像等对高频信号采样精度有严苛要求的场景。

一、核心性能与定位

  • 分辨率与采样速率 :16 位分辨率,单通道最高 500 MSPS 采样率,采用四片交错 ADC 架构,通道隔离度达 100 dBc(170 MHz 输入)。
  • 动态性能 :170 MHz 输入、-1 dBFS 条件下,SNR 达 73 dBFS,SFDR 为 93 dBc(排除 HD2、HD3 及交错杂波后达 94 dBc),噪声谱密度(NSD)低至 - 157 dBFS/Hz;3 dB 输入带宽达 1.2 GHz,支持高频信号直接采样。
  • 功耗与温度适应性 :单通道典型功耗 1.35 W(500 MSPS),全局掉电模式功耗低至 204 mW;工作温度范围 - 40℃~85℃,结温最高 125℃。

二、关键功能与硬件特性

1. 信号处理与校正

  • 集成宽频数字下变频器(DDC),内置 2 倍抽取半带 FIR 滤波器,支持低通 / 高通模式,阻带衰减约 90 dB,通带平坦度 ±0.05 dB;
  • 内置抖动(Dither)功能和交错校正算法,降低杂波干扰,提升频谱纯净度;
  • 支持可编程快速过范围(FOVR)检测,阈值可配置,响应延迟为 18 个时钟周期 + 4 ns。

2. 接口与封装

  • 数字输出:JESD204B 子类 1 接口,支持单 ADC 1 路(10 Gbps)或 2 路(5 Gbps)通道配置,支持多芯片同步;
  • 配置接口:24 位 SPI 接口(支持 1.2V~1.9V 逻辑),支持分页访问寄存器,可配置滤波、增益、功耗等参数;
  • 封装规格:72 引脚 VQFNP 封装(10mm×10mm),底部裸露热焊盘,优化散热性能。

3. 电源与输入特性

  • 电源配置:模拟电源 AVDD(1.9V)、AVDD3V(3.0V),数字电源 DVDD(1.9V)、IOVDD(1.15V),需先启动 IOVDD 再启动 DVDD 以确保寄存器加载正常;
  • 模拟输入:差分输入满量程 1.9 Vpp,共模电压 2.1 V,内置 600Ω 偏置电阻,支持 AC/DC 耦合,输入阻抗在 170 MHz 时为 0.6 kΩ(差分)、4.7 pF(差分)。

三、工作模式与配置

  • 抽取滤波模式 :DDC 模块支持 2 倍抽取(低通 / 高通滤波),抽取后采样率可降至 250 MSPS,SNR 提升约 3 dB;
  • 电源模式 :支持全局掉电、单通道 ADC / 缓冲器掉电等多种功耗控制模式,掉电唤醒时间约 150 μs;
  • 测试模式 :JESD204B 接口支持 PRBS(2¹⁵-1)、K28.5 等测试图案,便于系统调试。

四、典型应用场景

  • 雷达与天线阵列、宽带无线通信系统、有线电视 CMTS/DOCSIS 3.1 接收机;
  • 通信测试仪器、微波接收机、软件无线电(SDR)、数字化仪、医疗影像诊断设备。

五、设计关键要点

  1. 电源与去耦 :各电源引脚需就近配置 0.1 μF 陶瓷电容,AVDD3V 引脚额外并联 10 μF 电容,降低电源噪声干扰;
  2. 信号接口:模拟输入推荐串联 5Ω10Ω 电阻抑制寄生振荡,差分传输线特性阻抗控制为 50Ω200Ω;JESD204B 输出需 AC 耦合至接收端,传输线特性阻抗 100Ω;
  3. 时钟设计:CLKIN 差分时钟输入支持 0.7Vpp1.6Vpp 幅度,建议边沿斜率≥1 V/ns 以降低孔径抖动;SYSREF 信号需为 LMFC 时钟的子谐波(1 MHz5 MHz),确保多芯片同步精度;
  4. 校准与初始化:上电后需先启动 IOVDD 再启动其他电源,执行硬件复位和 PLL 校准,更改抽取率后需重新校准 ADC 核心。
打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分