DAC39J82 产品核心信息总结

描述

该DAC39J82是一款非常低功耗、16 位、双通道、2.8 GSPS 数模 具有JESD204B接口的转换器 (DAC)。最大输入数据速率为1.4 GSPS。

数字数据通过 1、2、4 或 8 个可配置串行JESD204B输入到设备 通道运行速度高达 12.5 Gbps,具有片上端接和可编程均衡功能。界面 允许JESD204B子类 1 基于 SYSREF 的确定性延迟和多个 设备。
*附件:dac39j82.pdf

该器件具有简化复杂发射架构设计的功能。 完全可旁路的 2 倍至 16 倍数字插值滤波器,阻带衰减超过 90 dB 简化数据接口和重建过滤器。片上 48 位数控 振荡器 (NCO) 和独立的复杂混频器可实现灵活准确的载体放置。

高性能低抖动 PLL 简化了器件的时钟,而不会显着降低 对动态范围的影响。数字正交调制器校正 (QMC) 和群延迟 校正 (QDC) 可对增益、失调、相位和组延迟进行完整的 IQ 补偿 直接上变频应用中的通道。可编程功率放大器 (PA) 保护 机制可用于在电源行为异常的情况下提供 PA 保护 检测到输入数据。

DAC39J82提供四个模拟输出,以及来自内部两个数字路径的数据 可通过输出多路复用器路由到这四个DAC输出中的任意两个。

特性

  • 分辨率:16 位
  • 最大采样率:2.8GSPS
  • 最大输入数据速率:1.4GSPS
  • JESD204B界面
    • 8 JESD204B串行输入通道
    • 每通道 12.5 Gbps 最大比特率
    • 子类 1 多 DAC 同步
  • 片内极低抖动PLL
  • 可选 1x -16x 插值
  • 具有 48 位 NCO/
    或 ±n×Fs/8 的独立复杂混频器
  • 宽带数字正交调制器校正
  • Sinx/x 校正滤波器
  • 分数样本组延迟校正
  • 通过输出
    多路复用器灵活路由到四个模拟输出
  • 3/4线串行控制总线(SPI)
  • 集成温度传感器
  • JTAG 边界扫描
  • 与四通道DAC39J84引脚兼容
  • 功耗:2.8GSPS 时为 1.1W
  • 封装:10x10mm,144 球倒装芯片 BGA

参数
dac

方框图

dac

DAC39J82 是德州仪器推出的低功耗 16 位双通道数模转换器(DAC),核心优势为高采样率、JESD204B 高速接口与丰富信号处理功能,适配宽带通信、雷达等对性能与集成度要求严苛的场景。

核心参数与特性

  • 硬件规格 :双通道设计,最高采样率 2.8 GSPS,输入数据率最高 1.4 GSPS;8 路 JESD204B 串行输入通道,单通道最高速率 12.5 Gbps,支持子类 1 多芯片同步。
  • 精度性能 :积分非线性(INL)±6 LSB,微分非线性(DNL)±4 LSB;SFDR 最高达 106 dBc,NSD 低至 -161 dBFS/Hz;通道隔离度 93 dB,模拟输出满量程电流 10~30 mA。
  • 功耗与封装 :2.8 GSPS 时功耗约 1.1 W;采用 144 引脚 FCBGA 封装(10mm×10mm),工作温度 -40°C~+85°C,HBM ESD 等级 1000V,CDM 等级 250V。
  • 时钟与同步 :内置低抖动 PLL,支持 3.7~5.6 GHz 宽范围 VCO;SYSREF 引脚实现确定性延迟,支持多芯片精准同步。

功能与工作模式

  • 核心功能 :集成 2x~16x 数字插值滤波器(阻带衰减 >90 dB)、48 位 NCO 与独立复混频器,支持灵活载波放置;内置正交调制校正(QMC)与群延迟校正(GDC),补偿 I/Q 失衡。
  • 性能优化 :提供 sinx/x 校正滤波器, flatten 采样保持输出的频率响应;支持抖动(Dither)功能,降低高次谐波;可编程功率放大器(PA)保护机制,避免异常功率损坏器件。
  • 电源管理 :支持全局掉电、待机及单通道掉电模式,掉电时功耗低至 112 mW;多档供电电压(0.9V/1.8V/3.3V),部分电源通道对噪声敏感需单独供电。
  • 接口与控制 :支持 3/4 线 SPI 接口配置寄存器;内置温度传感器,可通过 SPI 读取温度数据;提供 JTAG 边界扫描功能,便于测试与调试。

应用场景

适用于蜂窝基站、宽带通信系统、直接数字合成(DDS)仪器、毫米波 / 微波回程链路、自动化测试设备、雷达、电缆基础设施等场景,尤其适配多载波、高带宽传输需求。

关键设计要点

  • 电源要求 :模拟电源(如 VDDADAC33、VDDAREF18)需提供洁净电压,避免杂散噪声;各电源引脚就近配置 0.1μF 去耦电容,电源源头并联 1μF、10μF 电容增强滤波。
  • 布局建议 :JESD204B 高速差分线采用阻抗控制布线,保持等长并远离模拟通道;RBIAS 引脚布线需短小,外接电阻直接连接至地;模拟与数字电源分区布线,中间隔接地层减少串扰。
  • 配置方式 :通过 SPI 接口配置寄存器,实现插值倍数、混频器参数、同步模式等功能调整;上电需遵循特定初始化流程,包括电源时序、复位操作与 JESD204B 链路启动。
打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分