AMC1305M05 产品核心信息总结

AMC1305是一种精密的三角积分 （ΔΣ） 调制器，其输出通过具有很强抗磁干扰能力的电容式双隔离栅与输入电路隔开。该屏障经认证可提供高达 7000 V 的增强隔离峰符合 DIN VDE V 0884-11、UL1577 和 CSA 标准。该器件与隔离式电源结合使用，可防止高共模电压线上的噪声电流进入本地系统接地并干扰或损坏低压电路。
*附件：amc1305m05.pdf

该AMC1305针对直接连接到分流电阻器或其他低压电平信号源进行了优化，并支持出色的直流和交流性能。分流电阻器通常用于检测电机驱动器、绿色能源发电系统或其他工业应用中的电流。通过使用适当的数字滤波器（即集成在 TMS320F2837x 上）对比特流进行抽取，该器件可以在 78 kSPS 的数据速率下实现 16 位分辨率，动态范围为 85 dB （13.8 ENOB）。

在高侧，调制器提供5 V （AVDD）的标称电压，而隔离式数字接口则采用3.3 V或5 V电源（DVDD）供电。

该AMC1305采用宽体SOIC-16 （DW）封装，额定温度范围为–40°C至+125°C。

特性

• 引脚兼容系列针对基于分流电阻的电流测量进行了优化：
  • ±50 mV 或 ±250 mV 输入电压范围
  • CMOS 或 LVDS 数字接口选项
• 出色的直流性能，支持系统级的高精度传感：
  • 失调误差：±50 μV 或 ±150 μV（最大值）
  • 失调漂移：1.3 μV/°C（最大值）
  • 增益误差：±0.3%（最大值）
  • 增益漂移：±40 ppm/°C（最大值）
• 安全相关认证：
  • 7000伏PK根据 DIN VDE V 0884-11： 2017-01 的强化隔离
  • 5000伏有效值根据 UL1577 隔离 1 分钟
  • CAN/CSA 5A-组件验收服务通知和IEC 62368-1终端设备标准
• 瞬态抗扰度：15 kV/μs（最小值）
• 高电磁场抗扰度（参见应用笔记SLLA181A)
• 外部5 MHz至20 MHz时钟输入，便
  于系统级同步
• 在扩展的工业温度范围内完全额定

参数

方框图

AMC1305M05 是德州仪器 AMC1305x 系列中的高精度增强型隔离 ΔΣ 调制器，核心优势为 ±50 mV 窄输入范围、高隔离等级与低漂移特性，专为分流电阻式电流检测设计，适配工业电机驱动、光伏逆变器等对安全隔离和高精度传感要求严苛的场景。

核心参数与特性

• 硬件规格 ：单通道差分输入，输入电压范围 ±50 mV，差分输入电阻 5 kΩ；支持 5 MHz 20.1 MHz 外部时钟输入，CMOS 数字接口；采用 16 引脚 SOIC 封装（10.3mm×7.5mm），工作温度 -40°C +125°C。
• 精度性能 ：偏移误差最大 ±50 µV，偏移漂移最大 1.3 µV/°C；增益误差最大 ±0.3%，增益漂移最大 ±40 ppm/°C；16 位分辨率下 INL 最大 ±4 LSB、DNL 最大 ±0.99 LSB；SNR 典型值 76 dB，SFDR 典型值 83 dB。
• 隔离与抗干扰 ：符合 DIN VDE V 0884-11 标准，强化隔离等级达 7000 VPK；UL1577 认证 5000 VRMS 1 分钟耐压；共模瞬态抗扰度（CMTI）15 kV/µs，电磁干扰免疫力强。
• 功耗与电气特性 ：高侧电源（AVDD）4.5V5.5V，典型电流 6.5 mA；控制器侧电源（DVDD）3.0V5.5V，典型电流 2.7 mA~5.5 mA；输入带宽 800 kHz，共模抑制比（CMRR）直流下最大 -104 dB。

功能与工作模式

• 核心功能 ：二阶 ΔΣ 调制器输出 1 位数字比特流，需搭配数字滤波器（如 sinc³ 滤波器）实现 16 位分辨率；支持故障安全输出，AVDD 缺失时输出状态稳定，避免系统误动作。
• 性能优化 ：内置输入缓冲放大器，降低信号源负载依赖；过范围输入时每 128 个时钟周期输出一个反向比特，便于区分满量程输入与电源故障。
• 隔离设计 ：采用 SiO₂ 电容双隔离屏障，屏障电容 1.2 pF，绝缘电阻 >10⁹ Ω（150°C 时），有效阻断高压侧噪声干扰低压侧电路。
• 灵活配置 ：通过外部时钟实现多通道同步，适配多相电流检测场景；支持与 TMS320F2837x 等 MCU 的 sigma-delta 滤波器模块（SDFM）直接对接，简化系统设计。

应用场景

适用于工业电机驱动器、光伏逆变器、不间断电源（UPS）等设备的分流电阻式电流检测；也可用于高压系统中的隔离电压传感（需配合电阻分压网络），适配对安全隔离、低漂移和高抗干扰性要求严苛的工业控制场景。

关键设计要点

• 电源要求 ：AVDD 与 DVDD 需分开供电，避免串扰；每个电源引脚就近配置 0.1 µF 低 ESR 去耦电容，AVDD 侧可额外并联 10 µF 电容增强滤波；推荐使用低噪声 LDO 或齐纳二极管稳压供电。
• 布局建议 ：模拟输入路径远离数字信号与时钟线，减少平行走线；保持封装引脚间爬电距离 ≥8 mm，满足隔离安全要求；分流电阻与调制器输入引脚布线尽量短，降低寄生参数影响。
• 配置方式 ：无需寄存器配置，通过外部时钟频率调整采样性能；需外接数字滤波器对 1 位比特流进行抽取滤波，推荐 OSR=256 以平衡精度与响应速度；多通道应用时确保各通道时钟同步，减少相位偏差。