ADS7040 超低功耗、超小型 SAR ADC技术手册

该ADS7040是一款 8 位、1 MSPS 模数转换器 （ADC）。该器件支持宽模拟输入电压范围（1.65 V 至 3.6 V），并包括一个基于电容器的逐次逼近寄存器 （SAR） ADC，具有固有的采样保持电路。SPI兼容串行接口由CS和SCLK信号控制。输入信号使用 CS 下降沿进行采样，SCLK 用于转换和串行数据输出。该器件支持宽数字电源范围（1.65 V 至 3.6 V），可直接连接到各种主机控制器。该ADS7040符合正常 DVDD 范围（1.65 V 至 1.95 V）的 JESD8-7A 标准。

该ADS7040采用8引脚、微型、引线和X2QFN封装，额定工作温度范围为–40°C至125°C。 该器件的微型外形和极低的功耗使该器件适用于空间受限的电池供电应用。
*附件：ads7040.pdf

特性

• 业界首款功耗为纳瓦的 SAR ADC：
  • 1 MSPS 时为 171 μW，采用 1.8V AVDD
  • 555 μW（1 MSPS），3V AVDD
  • 56 μW（100 kSPS），3V AVDD
  • 1 kSPS 时小于 1 μW，采用 3V AVDD
• 业界最小的 SAR ADC：
  • X2QFN-8 封装，2.25mm^2^脚印
• 1-MSPS 吞吐量，零数据延迟
• 工作范围广：
  • AVDD：1.65 V 至 3.6 V
  • DVDD：1.65 V 至 3.6 V（独立于 AVDD）
  • 温度范围：–40°C 至 125°C
• 卓越的性能：
  • 8 位分辨率，带 NMC
  • ±0.5-LSB（最大）INL，±0.4-LSB（最大）DNL
  • 49 dB 信噪比
  • –70 dB 总谐波差
• 单极性输入范围：0 V 至 AVDD
• 集成偏移校准
• SPI™兼容串行接口：12 MHz
• 符合 JESD8-7A 标准的数字 I/O

参数

方框图

ADS7040 是德州仪器推出的超小尺寸、超低功耗 8 位 SAR 模数转换器（ADC），核心优势为 1 MSPS 采样率、纳瓦级功耗与零数据延迟，专为电池供电的便携式设备设计，适配低功耗数据采集、传感器信号转换等场景。

核心参数与特性

• 硬件规格 ：单通道单端输入，输入电压范围 0 VAVDD（1.65 V3.6 V）；采用 8 引脚 X2QFN 封装（1.5mm×1.5mm，2.25 mm² 占位）或 VSSOP 封装，工作温度 -40°C~+125°C。
• 精度性能 ：8 位分辨率，无丢失码（NMC）；积分非线性（INL）最大 ±0.5 LSB，微分非线性（DNL）最大 ±0.4 LSB；偏移误差最大 ±0.5 LSB，增益误差典型值 ±0.2% FS；SNR 典型值 49 dB，THD 典型值 -70 dB。
• 功耗与速率 ：1 MSPS 采样率下，1.8V 供电功耗 171 µW，3V 供电功耗 555 µW；1 kSPS 采样率下 3V 供电功耗低于 1 µW；最大采样率 1 MSPS，零数据延迟，SPI 接口最高支持 12 MHz 时钟。
• 电气特性 ：采样电容 15 pF， Acquisition 时间 275 ns；数字 I/O 兼容 JESD8-7A 标准，支持 1.65 V~3.6 V 独立数字供电（DVDD）。

功能与工作模式

• 核心功能 ：内置偏移校准功能，支持上电自动校准与正常工作期间手动校准，校准后偏移误差显著降低；SAR 架构搭配固有采样保持电路，无需外部组件。
• 性能优化 ：以 AVDD 作为参考电压，简化外围电路；输出为标准二进制格式，数据在 SCLK 下降沿同步输出，适配快速数据传输。
• 灵活配置 ：SPI 兼容串行接口，通过 CS 引脚控制采样与转换启动，单帧转换仅需 10 个 SCLK 周期；支持低速率采样时通过延长 CS 高电平时间提升信号建立时间，适配高阻抗传感器输入。
• 低功耗设计 ：功耗随采样率线性降低，低速采样场景下功耗极低，适配电池供电设备的长续航需求。

应用场景

适用于低功耗数据采集系统、电池供电手持设备、液位传感器、超声波流量计、电机控制、可穿戴健身设备、便携式医疗设备（如血糖仪）、硬盘驱动器等场景，尤其适配对尺寸、功耗和成本敏感的便携式应用。

关键设计要点

• 电源要求 ：AVDD 与 DVDD 可独立供电（1.65 V~3.6 V），无严格上电顺序；AVDD 引脚需就近配置 1 µF 低 ESR 陶瓷去耦电容（最小 200 nF），确保参考电压稳定。
• 布局建议 ：PCB 划分模拟区与数字区，模拟输入路径远离数字信号线；接地采用地平面，所有接地引脚通过短路径连接至地平面；去耦电容靠近电源引脚，避免过孔导致的阻抗增加。
• 配置方式 ：上电后首次 CS 下降沿触发自动偏移校准，需确保至少 16 个 SCLK 周期完成校准；正常工作期间可通过 32 个 SCLK 周期的帧结构触发重新校准；高阻抗传感器输入时，可降低采样率或延长 CS 高电平时间以保证信号稳定。