DAC37J82/DAC38J82 核心产品信息总结

引脚兼容的DAC37J82/DAC38J82系列是一款非常低功耗、16位、双通道、 1.6/2.5 GSPS 数模转换器 （DAC），带JESD204B接口。最大输入数据速率 是 1.23 GSPS。

数字数据通过 1、2、4 或 8 个可配置串行JESD204B输入到设备 通道运行速度高达 12.5 Gbps，具有片上端接和可编程均衡功能。界面 允许JESD204B子类 1 基于 SYSREF 的确定性延迟和多个 设备。
*附件：dac37j82.pdf

该器件具有简化复杂发射架构设计的功能。 完全可旁路的 2 倍至 16 倍数字插值滤波器，阻带衰减超过 90 dB 简化数据接口和重建过滤器。片上 48 位数控 振荡器 （NCO） 和独立的复杂混频器可实现灵活准确的载体放置。

高性能低抖动 PLL 简化了器件的时钟，而不会显着降低 对动态范围的影响。数字正交调制器校正 （QMC） 和群延迟 校正 （QDC） 可对增益、失调、相位和组延迟进行完整的 IQ 补偿 直接上变频应用中的通道。可编程功率放大器 （PA） 保护 机制可用于在电源行为异常的情况下提供 PA 保护 检测到输入数据。

DAC37J82/DAC38J82系列提供四个模拟输出，来自内部两个数据 数字路径可以通过输出路由到这四个DAC输出中的任意两个 复 用。

特性

• 分辨率：16 位
• 最大采样率：
  • DAC37J82：1.6 GSPS
  • DAC38J82：2.5 GSPS
• 最大输入数据速率：1.23GSPS
• JESD204B界面
  • 8 JESD204B串行输入通道
  • 每通道 12.5 Gbps 最大比特率
  • 子类 1 多 DAC 同步
• 片内极低抖动PLL
• 可选 1x -16x 插值
• 具有 48 位 NCO/ 或 ±n×Fs/8 的
  独立复杂混频器
• 宽带数字正交调制器
  校正
• Sinx/x 校正滤波器
• 分数样本组延迟校正
• 通过输出多路复用器灵活路由到四个模拟输出
• 3/4线串行控制总线（SPI）
• 集成温度传感器
• JTAG 边界扫描
• 与四通道
  DAC37J84/DAC38J84引脚兼容
• 功耗：2.5GSPS 时为 1.1W
• 封装：10x10mm，144 球倒装芯片 BGA

参数

方框图

DAC37J82/DAC38J82 是德州仪器推出的高性能双路 16 位数模转换器（DAC），核心优势为高速采样、宽带宽及丰富数字信号处理功能，支持 JESD204B 高速接口，广泛应用于蜂窝基站、宽带通信、雷达等对性能要求严苛的场景。

一、核心产品参数

1. 基础规格

• 分辨率与通道：16 位分辨率，双路独立通道，支持 4 路模拟输出灵活路由
• 采样与数据速率：DAC37J82 最高 1.6 GSPS 采样率，DAC38J82 最高 2.5 GSPS；最大输入数据率 1.23 GSPS
• 封装与温度：144 球倒装芯片 BGA 封装（10.00mm×10.00mm）；工作温度 -40°C 至 85°C
• 电源与功耗：支持多电压供电（0.9V/1.8V/3.3V），2.5 GSPS 时典型功耗 1.1W，1.6 GSPS 时典型功耗 0.884W

2. 性能特性

• 静态性能：DNL 最大 ±4 LSB，INL 最大 ±6 LSB，增益误差最大 ±2% FSR，通道间匹配误差 ±2% FSR
• 动态性能：2.5 GSPS 采样、20 MHz 输出时，无杂散动态范围（SFDR）典型 79 dBc；三阶交调失真（IMD3）典型 83 dBc
• 输出特性：满量程输出电流 20-30 mA，输出阻抗 300 kΩ，输出电容 5 pF，输出合规范围 -0.5V 至 0.6V
• 噪声特性：噪声谱密度（NSD）典型 -161 dBFS/Hz（70 MHz 输出），通道隔离度典型 93 dBc

3. 关键功能参数

• 接口与控制：8 路 JESD204B 串行 lanes，单 lane 最高 12.5 Gbps 速率；支持 3/4 线 SPI 控制总线
• 数字信号处理：内置 2x-16x 插值滤波器（阻带衰减 >90 dB）、48 位 NCO、复数混频器、正交调制校正（QMC）
• 同步特性：支持 JESD204B Subclass 1 同步，SYSREF 触发确定性延迟，多 DAC 同步功能
• 辅助功能：集成温度传感器、功率放大器（PA）保护、眼图扫描、PRBS 测试模式

二、关键功能特性

1. 高速接口与同步

• JESD204B 接口：支持 1/2/4/8 路 lanes 配置，内置均衡器和终端电阻，支持确定性延迟和多器件同步
• 灵活时钟配置：内置低抖动 PLL，支持 PLL 旁路模式，可通过外部时钟或内部 PLL 生成采样时钟
• 多通道路由：双路数字信号可路由至 4 路模拟输出中的任意两路，满足多样化系统拓扑需求

2. 丰富数字信号处理

• 插值与滤波：可旁路的 2x-16x 插值滤波器，搭配 sinx/x 校正滤波器，优化信号重建效果
• 频率合成：独立 48 位 NCO 与复数混频器，支持灵活载波放置，粗混频器支持 ±n×Fs/8 固定频率偏移
• 误差校正：QMC 模块校正 IQ 通道增益、相位和偏移误差；群延迟校正（GDC）补偿时序失配
• 辅助功能：支持抖动注入、复杂信号求和，PA 保护机制可监测信号功率异常并自动衰减

3. 高可靠性与灵活性

• 宽温稳定：全温范围性能波动小，电源抑制比（PSRR）典型 ±0.2% FSR/V，抗干扰能力强
• 测试与诊断：支持 PRBS 图案测试、眼图扫描、错误计数，内置报警机制监测链路、PLL 等状态
• 低功耗优化：支持睡眠模式，各模块可独立断电，降低非工作时段功耗

三、典型应用场景

• 通信系统：蜂窝基站（2G/3G/4G/LTE-Advanced）、宽带通信、微波回程链路
• 测试与测量：直接数字合成（DDS）仪器、自动测试设备（ATE）
• 雷达与航天：毫米波雷达、国防航空电子设备
• 有线基础设施：电缆通信系统、多载波传输系统

四、设计与使用建议

1. 接口与同步设计

• JESD204B 配置：根据 FPGA 能力选择 lanes 数量（1-8 路），确保线速率不超过 12.5 Gbps，建议 AC 耦合
• 同步配置：多器件同步时启用 SYSREF 信号，选择 Subclass 1 模式，保证确定性延迟
• SPI 控制：采用 3/4 线 SPI 接口配置寄存器，时钟周期建议不低于 100 ns，温度传感器读取时不低于 1 µs

2. 电源与布线

• 电源配置：模拟电源与数字电源独立供电，各电源引脚就近并联去耦电容（0.1 µF 陶瓷电容 + 10 µF 电解电容）
• PCB 布局：高速 SerDes lanes 采用阻抗控制差分布线，避免地平面分割；模拟区域与数字区域严格分区
• 热设计：结温不超过 105°C，必要时增加散热措施，确保散热路径通畅

3. 模式与参数选择

• 插值与滤波：根据信号带宽选择插值倍数（2x-16x），高频信号建议启用 sinx/x 校正滤波器
• 输出配置：通过 RBIAS 引脚外接电阻设置满量程输出电流，建议搭配 RF 变压器实现 50 Ω 负载匹配
• 功耗优化：非工作时段启用睡眠模式，关闭未使用的数字模块（如 NCO、混频器），降低功耗。