DAC37J84 四通道、16位、1.6GSPS、1x-16x插值数模转换器（DAC）技术手册

终端兼容的 DAC37J84/DAC38J84 系列是一款低功耗、16 位、四通道、 1.6/2.5 GSPS 数模转换器 （DAC），带JESD204B接口。

数字数据通过 1、2、4 或 8 个可配置串行JESD204B输入到设备 通道运行速度高达 12.5 Gbps，具有片上端接和可编程均衡功能。界面 允许JESD204B子类 1 基于 SYSREF 的确定性延迟和多个 设备。
*附件：dac37j84.pdf

该器件具有简化复杂发射架构设计的功能。 完全可旁路的 2 倍至 16 倍数字插值滤波器，阻带衰减超过 90 dB 简化数据接口和重建过滤器。片上 48 位数控 振荡器 （NCO） 和独立的复杂混频器可实现灵活准确的载体放置。

高性能低抖动 PLL 简化了器件的时钟，而不会显着降低 对动态范围的影响。数字正交调制器校正 （QMC） 和群延迟 校正 （QDC） 可对增益、失调、相位和组延迟进行完整的 IQ 补偿 直接上变频应用中的通道。可编程功率放大器 （PA） 保护 机制可用于在电源行为异常的情况下提供 PA 保护 检测到输入数据。

特性

• 分辨率：16 位
• 最大采样率：
  • DAC37J84：1.6 GSPS
  • DAC38J84：2.5 GSPS
• 最大输入数据速率：1.23GSPS
• JESD204B界面
  • 8 JESD204B串行输入通道
  • 每通道 12.5 Gbps 最大比特率
  • 子类 1 多 DAC 同步
• 片内极低抖动PLL
• 可选 1x -16x 插值
• 具有 48 位 NCO/
  或 ±n×Fs/8 的独立复杂混频器
• 宽带数字正交调制器校正
• Sinx/x 校正滤波器
• 分数样本组延迟校正
• 多频段模式：独立
  复数信号的数字求和
• 3/4线串行控制总线（SPI）：1.5V – 1.8V
• 集成温度传感器
• JTAG 边界扫描
• 端子兼容双通道DAC37J82/
  DAC38J82系列
• 功耗：2.5GSPS 时为 1.8W
• 封装：10x10mm，144 球倒装芯片 BGA

参数

方框图

DAC37J84/DAC38J84 是德州仪器推出的四通道 16 位高速数模转换器（DAC），核心优势为超高采样率、高集成度及灵活的信号处理能力，搭载 JESD204B 高速接口，适用于蜂窝基站、宽带通信、毫米波回程链路等对带宽和动态性能要求严苛的场景。

一、核心产品参数

1. 基础规格

• 分辨率与通道：16 位分辨率，4 个独立通道，支持单 / 双 / 四通道灵活配置
• 采样与数据速率：DAC37J84 最高 1.6 GSPS 采样率，DAC38J84 最高 2.5 GSPS；输入数据速率最高 1.23 GSPS，支持 1x-16x 数字插值
• 封装与温度：144 引脚 FCBGA 封装（10mm×10mm）；工作温度 -40°C 至 85°C，结温最高 150°C
• 电源与功耗：多电源供电（0.9V/1.8V/3.3V），2.5 GSPS 时总功耗约 1.8W，掉电模式功耗低至 112 mW

2. 性能特性

• 静态性能：微分非线性（DNL）典型 ±4 LSB，积分非线性（INL）典型 ±6 LSB，无丢失码；增益误差典型 ±2% FSR
• 动态性能：2.5 GSPS 采样、20 MHz 输出时，无杂散动态范围（SFDR）典型 79 dBc，三阶交调失真（IMD3）典型 -83 dBc，噪声谱密度（NSD）典型 -161 dBFS/Hz
• 输出特性：满量程输出电流 10-30 mA 可调，输出阻抗 300 kΩ，通道隔离度 ≥93 dBc，互补电流输出支持差分驱动
• 时钟特性：内置低抖动 PLL，支持外部时钟直接输入或 PLL 倍频，VCO 频率范围 3.7-5.6 GHz

3. 关键功能参数

• 接口与控制：8 路 JESD204B 串行接口，单 lane 最高 12.5 Gbps 速率；3/4 线 SPI 控制接口（1.5V-1.8V 逻辑）
• 信号处理：集成 48 位 NCO、独立复数混频器、正交调制校正（QMC）、群时延校正（GDC）功能
• 辅助功能：支持多频段信号数字求和、功率放大器（PA）保护、内置温度传感器，支持 JTAG 边界扫描

二、关键功能特性

1. 高速接口与同步能力

• JESD204B 接口：支持 1/2/4/8 lane 配置，Subclass 1 子类同步，SYSREF 脉冲实现多器件确定性延迟同步
• SerDes 优化：内置自适应均衡器、时钟恢复电路，支持 8b/10b 编解码，抗干扰能力强
• 多设备同步：通过 SYSREF 信号实现多 DAC 相位对齐，支持复杂多天线系统应用

2. 高灵活信号处理

• 插值与滤波：1x-16x 可编程插值滤波器，阻带衰减 >90 dB；内置 sinx/x 校正滤波器，补偿采样保持失真
• 混频与调制：独立复数混频器支持灵活载波放置，粗混频器支持 ±n×Fs/8 固定频偏，支持 IQ 增益 / 相位 / 偏移校正
• 增益与延迟控制：通道增益 12-48 dB 可调，支持精细 / 粗略分数时延校正，补偿链路时序偏差

3. 高可靠性与低功耗设计

• 多重保护机制：内置 PA 保护功能，监测输入信号功率异常时自动衰减输出；完善的告警机制（链路错误、PLL 失锁、SYSREF 异常等）
• 功耗优化：支持通道独立掉电、睡眠模式，数字模块可部分关断，插值倍数越高功耗越低
• 抗干扰设计：模拟 / 数字电源隔离，电源抑制比（PSRR）优异，减少电源噪声对输出信号的影响

三、典型应用场景

• 通信系统：蜂窝基站（2G/3G/4G/LTE-A）、多载波发射机、宽带通信链路
• 信号处理：直接数字合成（DDS）、毫米波 / 微波回程链路、功率放大器线性化
• 测试与测量：自动测试设备（ATE）、高速信号发生器、电缆基础设施

四、设计与使用建议

1. 时钟与同步设计

• 时钟配置：优先采用低抖动外部时钟，PLL 模式需优化环路滤波器参数；CLKIN 支持 LVPECL 差分输入，摆幅 400-800 mVpp
• 同步配置：多器件同步启用 JESD204B Subclass 1 模式，SYSREF 脉冲需满足与 CLKIN 的建立 / 保持时间要求（各 50 ps）
• 插值选择：根据输出带宽需求选择插值倍数，高频场景优先高插值以简化模拟滤波

2. 接口与信号调理

• JESD204B 配置：根据 FPGA 接口能力选择 lane 数量，长距离传输启用均衡器；建议启用扰码功能降低 EMI
• 输出驱动：根据负载选择合适的输出电流和变压器匹配（1:1 或 4:1 阻抗比），避免输出电压超出合规范围（-0.5V 至 0.6V）
• SPI 控制：SCLK 频率最高 20 MHz，寄存器配置后需同步相关模块，NCO 频率设置需通过 3 个寄存器分步骤写入

3. 电源与布线

• 电源配置：严格区分模拟 / 数字电源，各电源引脚就近并联 0.1 μF 去耦电容，3.3V 电源需额外配置大容量滤波电容
• PCB 布局：高速 SerDes 差分线采用 100 Ω 阻抗控制，长度匹配；模拟区域与数字区域严格分区，暴露热焊盘良好接地
• 抗干扰设计：时钟线远离模拟信号路径，JESD204B 信号采用 AC 耦合，SYSREF 与 CLKIN 布线避免交叉耦合。