DAC3151 10位、500MSPS数模转换器（DAC）技术手册

DAC3151、DAC3161和DAC3171 （DAC31x1） 是一系列单通道、500 MSPS 数模转换器 （DAC）。该系列使用带有输入FIFO的10位、
12位或14位宽LVDS数字总线。14位DAC3171还支持DDR 7位LVDS接口模式。FIFO 输入和输出指针可以在多个设备之间同步，以实现精确的信号同步。DAC输出为电流源，端接至GND，一致性范围为–0.5 V至+1 V。DAC31x1 与 DAC31x4、双通道、10 位、12 位和 14 位、500 MSPS 数模转换器引脚兼容。

DAC31x1 采用 VQFN-64 封装，额定适用于整个工业温度范围（–40°C 至 +85°C）。
*附件：dac3151.pdf

特性

• 单通道
• 分辨率
  • DAC3151：10 位
  • DAC3161：12 位
  • DAC3171：14 位
• 最大采样率：500 MSPS
• 引脚兼容系列
• 输入接口：
  • 并行LVDS输入
  • 单或双 DDR 数据时钟
  • 内部先进先出
• 芯片到芯片同步
• 功耗：375 mW
• 20 MHz IF下的频谱性能
  • 信 噪 比：
    • DAC3151：62 dBFS
    • DAC3161：72 dBFS
    • DAC3171：76 dBFS
  • SFDR：
    • DAC3151：76 dBc
    • DAC3161：77 dBc
    • DAC3171：78 dBc
• 当前采购 DAC
• 一致性范围：–0.5 V 至 +1 V
• 封装：64 引脚 VQFN（9 mm × 9 mm）

参数

方框图

DAC31x1 系列是单通道高速数模转换器（DAC）家族，涵盖 10 位（DAC3151）、12 位（DAC3161）、14 位（DAC3171）分辨率，最高采样率 500 MSPS，采用 LVDS 输入接口与电流源输出，支持多器件同步，专为无线基础设施、雷达、软件无线电等高频高精度场景设计。

核心参数与性能

• 分辨率与采样率 ：DAC3151（10 位）、DAC3161（12 位）、DAC3171（14 位）；最高采样率 500 MSPS，支持单 / 双 DDR 数据时钟，内置 FIFO 缓冲时钟域差异。
• 动态性能 ：20 MHz 中频时，SNR 分别为 62 dBFS（DAC3151）、72 dBFS（DAC3161）、76 dBFS（DAC3171）；SFDR 均≥76 dBc，三阶互调失真（IMD3）≥61 dBc，噪声谱密度（NSD）低至 146 dBc/Hz。
• 输入与输出 ：LVDS 输入接口（DAC3171 支持 14 位全宽或 7 位 DDR 模式），数据格式支持偏移二进制或二进制补码；电流源输出，满量程电流 20 mA，输出合规电压范围 - 0.5 V 至 + 1 V，输出电阻 300 kΩ。
• 功耗与工作条件 ：数字 / 时钟电源（DIGVDD18/CLKVDD18）1.71 V-1.89 V，模拟电源（VDDA18）1.71 V-1.89 V、（VDDA33）3.15 V-3.45 V，IO 电源（IOVDD）1.71 V-3.45 V；总功耗 375 mW（典型值），工作温度 - 40°C 至 + 85°C。

封装与引脚

• 采用 9 mm×9 mm 64 引脚 VQFN（RGC）封装，含裸露热焊盘（需焊接至 PCB 接地平面优化散热）。
• 关键引脚包括 LVDS 数据输入（DATA [13:0] P/N）、差分时钟输入（DACCLKP/CLKN、DATACLKP/CLKN）、电流输出（IOUTAP/IOUTAN）、串行配置接口（SCLK/SDIO/SDENB/SDO）及同步控制（SYNCP/SYNCN、ALIGNP/ALIGNN）引脚。

核心功能与特性

• 灵活输入与同步 ：支持多数据接口模式（DAC3171 可切换 14 位 / 7 位 DDR），内置可编程延迟调整时序；通过 SYNC/ALIGN 引脚实现多器件精准同步，支持 NORMAL Dual Sync、SYNC ONLY、SIF_SYNC 三种同步模式。
• 配置与监控 ：3/4 引脚 SPI 串行接口配置寄存器，支持输入数据极性反转、外部参考使能等功能；内置报警监控（FIFO 溢出、时钟丢失、数据校验错误等），ALARM 引脚实时反馈异常状态。
• 低功耗与测试模式 ：支持睡眠模式与全掉电模式，睡眠时单通道功耗显著降低；内置 IO 测试模式，可通过寄存器配置测试图案验证输入数据完整性。

典型应用场景

• 无线基础设施（功率放大器偏置、包络跟踪、发射机）、雷达系统、软件无线电（SDR）、信号与波形发生器、有线电视前端设备。

设计要点

• 电源与去耦 ：模拟电源（VDDA18/VDDA33）和时钟电源（CLKVDD18）对噪声敏感，需独立布线并就近配置去耦电容，数字与模拟电源避免相邻布局。
• 输入与时钟设计 ：LVDS 输入走线需阻抗匹配（85 Ω-135 Ω）、等长布线；时钟推荐 LVPECL 差分驱动，DACCLK 与 DATACLKN 需严格控制抖动，高频率场景建议使用低抖动时钟分配芯片（如 CDCE62005）。
• 布局规范 ：输出端匹配电阻尽量靠近引脚，提供直流接地路径；模拟地与数字地保持完整平面，热焊盘通过过孔连接接地平面，确保散热。
• 同步与配置 ：多器件同步时采用 NORMAL Dual Sync 模式，通过 ALIGN 引脚复位 FIFO 读指针；上电后需 toggles RESETB 引脚（最小 25 ns 低脉冲）初始化寄存器，再使能 TXENABLE 启动数据输出。

产品型号与供货

• 在售型号包括卷盘装（2000 片 / 卷：DAC3151IRGCR、DAC3161IRGCR、DAC3171IRGCR）与小卷盘装（250 片 / 卷：DAC3151IRGCT、DAC3161IRGCT、DAC3171IRGCT），符合 RoHS 标准，MSL 等级 3（260°C 回流焊，168 小时湿度敏感）。