ADS42B49 双通道 14 位 250-Msps 超低功耗模数转换器技术规格与应用总结

该ADS42B49是一款超低功耗双通道、14位模拟转数字转换器（ADC）集成了模拟输入缓冲器。它采用创新设计技术实现高动态性能，同时消耗极低功耗。模拟输入缓冲器的存在使该设备易于驱动，并有助于在宽频范围内实现高性能。 这 ADS42B49非常适合多载波宽带宽通信应用。

ADS42B49具有增益选项，可用于在较低全功度输入下提升SFDR性能 范围。 该设备还包含一个直流偏移校正环路，可用于取消ADC偏移。 双 DDR LVDS和并行CMOS数字输出接口集成在紧凑型VQFN-64 PowerPAD™中 包。
*附件：ads42b49.pdf

该器件包含内部参考，而传统的参考引脚和相关的解耦电容器已被取消。ADS42B49在工业温度范围内（–40°C至8°C）内被指定。

特性

• 最大采样率：250 MSPS
• 超低功率：
  • 850毫瓦总功率，250 MSPS
• 集成模拟输入缓冲器：
  • 输入电容：2.2 pF，频率为170 MHz
  • 输入电阻：1.1 kΩ，频率为170 MHz
• 高动态性能：
  • 85 dBc SFDR，频率为170 MHz
  • 170 MHz 时 70.7 dBFS 信噪比
• 串扰：> 85 dB，频率为185 MHz
• 可编程增益最高可编程6 dB，用于信
  噪比和SFDR权衡
• 直流偏移校正
• 输出接口选项：
  • 1.8伏并行CMOS接口
  • 双倍数据率（DDR）LVDS带可编程摆动：
    • 标准摆动：350 mV
    • 低摆幅：200 mV
• 支持低输入时钟幅度，最低可达200 mVPP
• 封装：9.00 毫米 × 9.00 毫米，64针四针扁平
  无引脚（VQFN）封装
  参数
  
  方框图

一、产品概述

ADS42B49 是德州仪器（TI）推出的双通道 14 位超高速低功耗模数转换器（ADC），核心优势为集成模拟输入缓冲器、动态性能优异、功耗控制出色，支持 DDR LVDS 和并行 CMOS 双输出接口，适用于无线通信基础设施、软件无线电、功率放大器线性化等对速率和功耗均敏感的高速信号采集场景。文档版本为 SBAS558C，最初发布于 2012 年 12 月，2015 年 12 月修订，器件采用 64 引脚 VQFN 封装（9.00 mm×9.00 mm），工作温度范围 - 40°C 至 85°C。

二、核心参数与性能特性

1. 基础规格

• 分辨率与采样率 ：14 位分辨率（无失码），最高采样率 250 Msps，支持低速模式（1 Msps-80 Msps），适配不同速率需求。
• 动态性能 ：170 MHz 输入时，SFDR 达 85 dBc，SNR 达 70.7 dBFS，ENOB 达 11.4 LSB；通道间串扰＞85 dB，双路同步性能优异；输入带宽（3 dB）达 700 MHz，支持宽频率信号采集。
• 输入特性 ：差分输入满量程 2 Vpp，输入共模电压 1.9 V（内部自偏置，无需外部偏置），170 MHz 时输入阻抗 1.1 kΩ、输入电容 2.2 pF，驱动难度低。

2. 供电与功耗

• 供电范围 ：需三组电源供电，AVDD（模拟）1.8 V-2.0 V（标称 1.9 V），AVDD_BUF（模拟缓冲）3.15 V-3.45 V（标称 3.3 V），DRVDD（数字）1.7 V-2.0 V（标称 1.8 V）。
• 功耗表现 ：250 Msps 时总功耗仅 850 mW（每通道 425 mW），超低功耗优势显著；支持全局掉电（典型功耗 20 mW）和通道待机模式（典型功耗 240 mW），适配低功耗场景。

3. 封装与环境适应性

• 封装类型 ：64 引脚 VQFN 封装，带裸露热焊盘，散热性能优异，结到环境热阻（θJA）23.9 °C/W，结到板热阻（θJB）4.3 °C/W。
• 可靠性 ：ESD 防护电压 ±2000 V（人体模型 HBM）、±500 V（充电器件模型 CDM）；结温最高 125°C，长期工作稳定性良好。

4. 接口特性

• 数据输出 ：支持 DDR LVDS（标准摆幅 350 mV、低摆幅 200 mV，可编程）和 1.8 V 并行 CMOS 双接口，LVDS 模式下数据速率 500 Mbps，CMOS 模式支持单独引脚输出。
• 控制接口 ：支持 SPI 串行接口（最高 20 MHz）和并行控制引脚，可配置工作模式、增益、输出格式等参数，灵活适配不同系统设计。

三、工作模式与功能原理

1. 核心架构

双通道独立设计，每通道集成模拟输入缓冲器、14 位 ADC 采样电路、数字校正逻辑及输出序列化器；采用流水线架构，默认数据延迟 11 个时钟周期，支持数字功能（增益 / 偏移校正、测试模式）启用（延迟 19 个时钟周期）。

2. 主要工作模式

• 高速模式 ：采样率 80 Msps-250 Msps，时钟占空比 45%-55%，适配高速信号采集。
• 低速模式 ：采样率 1 Msps-80 Msps，时钟占空比 40%-60%，降低功耗的同时保证基础性能。
• 掉电与待机模式 ：全局掉电模式关闭所有模块，唤醒时间 100 µs；通道待机模式仅关闭 ADC 通道，唤醒时间 50 µs，平衡功耗与响应速度。
• 复用模式 ：双路数据复用至单总线输出（DB [13:0]），适配低采样率下的接口简化需求（建议＜125 Msps）。

3. 关键功能细节

• 可编程增益 ：支持 0 dB-6 dB 增益调节（0.5 dB 步进），可权衡 SFDR 与 SNR 性能，高频率输入时 SFDR 提升显著。
• 偏移校正 ：内置 DC 偏移校正算法，可校正 ±10 mV 偏移，校正时间常数可编程（1 M-2 G 时钟周期），支持冻结校正结果。
• 灵活输出格式 ：支持二进制补码和偏移二进制两种数据格式，LVDS 模式下每对差分引脚复用两位数据，提升接口效率。

四、应用场景与设计建议

1. 典型应用领域

• 无线通信基础设施、软件无线电（SDR）、功率放大器（PA）线性化、宽带信号采集系统等。

2. 设计关键要点

• 电源设计 ：模拟电源（AVDD、AVDD_BUF）对噪声敏感，建议使用低噪声电源或添加滤波电路；所有电源引脚需就近并联 0.1 µF 去耦电容，降低电源噪声串扰。
• 输入与时钟设计 ：模拟输入需差分驱动，建议串联 5 Ω-10 Ω 电阻抑制振铃；时钟支持差分（正弦波、LVPECL、LVDS）或单端（LVCMOS）输入，高速采样时推荐低抖动时钟源，时钟幅度最低可至 200 Vpp。
• 布线与散热 ：PCB 需划分模拟区、数字区和时钟区，差分信号线成对紧密布线；裸露热焊盘需焊接至地平面，确保散热效率，避免结温过高。