AFE5809 八通道超声模拟前端技术规格与应用总结

AFE5809器件是一种高度集成的模拟前端 （AFE） 解决方案，专门用于 专为需要高性能和小尺寸的超声系统而设计。The AFE5809 该器件集成了完整的时间增益控制 （TGC） 成像路径和 CWD 路径。该设备还 使用户能够选择各种功率和噪声组合之一，以优化系统性能。 因此，AFE5809设备是一种合适的超声AFE解决方案，不仅适用于高端系统， 也适用于便携式。
*附件：afe5809.pdf

AFE5809器件包含8个压控放大器（VCA）通道、14通道和 12 位 ADC 和 CW 混频器。VCA 包括 LNA、VCAT、PGA 和 LPF。LNA增益可编程为： 支持 250 mV聚丙烯至 1 V聚丙烯输入信号。可 编程 序 LNA 也支持主动终止。超低噪声VCAT提供衰减 控制范围为 40 dB，并提高了整体低增益 SNR，这有利于谐波成像和 近场成像。PGA 提供 24 和 30 dB 的增益选项。在ADC之前，LPF可以是 配置为 10、15、20 或 30 MHz，以支持不同频率的超声应用。 此外，AFE5809设备的信号链可以处理低于100kHz的信号频率， 这使得该设备能够用于声纳和医疗应用。高性能 AFE5809器件中的14位/65MSPS ADC可实现77dBFS SNR。它确保在低 链式增益。ADC的LVDS输出支持小型化所需的灵活系统集成 系统。

AFE5809器件集成了低功耗无源混频器和低噪声求和放大器 完成片上CWD波束形成器。每个模拟可选择16个相位延迟 输入信号。同时，实现了独特的三阶和五阶谐波抑制滤波器 以增强 CW 灵敏度。

AFE5809器件还包括一个数字同相和正交 （I/Q） 解调器和 低通抽取滤波器。解调模块的主要目的是减少LVDS数据 提高整体系统电源效率。I/Q解调器可以接受ADC输出，向上 65 MSPS 采样率和 14 位分辨率。例如，在数字解调和 4× 之后 抽取滤波时，同相或正交输出的数据速率降低至16.25 MSPS 和数据分辨率因此提高到 16 位。因此，整体LVDS走线 减少可以是 2 的系数。如果该解调器可以旁路并完全关闭 不需要。

AFE5809器件采用 15 mm × 9 mm、135 引脚 BGA 封装，并且 指定工作温度范围为 0°C 至 85°C。

特性

• 8通道完整模拟前端
  • LNA、VCAT、PGA、LPF、ADC和CW混频器
• 可编程增益低噪声放大器 （LNA）
  • 24、18、12 dB增益
  • 0.25 V、0.5 V、1 V聚丙烯线性输入范围
  • 0.63、0.7、0.9 nV/rtHz 输入参考噪声
  • 可编程有源端接
• 40dB低噪声压控衰减器
  （VCAT）
• 24/30 dB可编程增益放大器（PGA）
• 三阶线性相位低通滤波器 （LPF）
  • 10、15、20、30 兆赫
• 14位模数转换器（ADC）
  • 65 MSPS 时为 77 dBFS 信噪比
  • LVDS输出
• 噪声、功耗优化（不带数字解调器）
  • 158 mW/CH，0.75 nV/rtHz，65 MSPS
  • 1.1 nV/rtHz时为101 mW/CH，40 MSPS
  • CW 模式下为 80 mW/CH
• 出色的器件间增益匹配
  • ±0.5 dB（典型值）和 ±1 dB（最大值）
• ADC后的数字I/Q解调器
  • 宽范围解调频率
  • <1 kHz 频率分辨率
  • 抽取滤波器系数 M = 1 至 32
  • 16xM 抽头 FIR 抽取滤波器
  • 解调后LVDS速率降低
  • 片上 RAM，具有 32 个预设配置文件
• 低谐波失真
• 低频声纳信号处理
• 快速一致的过载恢复
• 用于连续波多普勒（CWD） 的无源混频器
  • 低近相位噪声 –156 dBc/Hz（1
    kHz 时，2.5 MHz 载波）
  • 相位分辨率为 1/16λ
  • 支持 16×、8×、4× 和 1× CW 时钟
  • 12 dB三次和五次
    谐波抑制
  • 灵活的输入时钟
• 小封装：15 mm × 9 mm，135-BGA

参数

方框图

一、产品概述

AFE5809 是德州仪器（TI）推出的高集成度八通道超声模拟前端（AFE），专为医疗超声成像、无损检测设备及声纳应用设计，核心优势为低噪声、多模式功耗优化、完整信号链集成与灵活的数字解调功能。器件集成 LNA、压控衰减器（VCAT）、可编程增益放大器（PGA）、低通滤波器（LPF）、14 位 ADC、连续波（CW）混频器及数字 I/Q 解调器，支持脉冲波成像与连续波多普勒成像双模式，适配从高端系统到便携式设备的多样化需求。文档版本为 SLOS738E，发布于 2012 年 9 月，2015 年 8 月修订，采用 135 引脚 NFBGA 封装（15mm×9mm），工作温度范围 0°C 至 85°C。

二、核心参数与性能特性

1. 基础规格

• 信号链配置 ：八通道独立信号链，每通道含 24/18/12 dB 可编程增益 LNA、0-40 dB 低噪声 VCAT、24/30 dB PGA、10/15/20/30 MHz 三阶线性相位 LPF，支持 50/100/200/400Ω 可编程有源终端。
• ADC 性能 ：14 位分辨率，最高采样率 65 MSPS，SNR 达 77 dBFS；LVDS 输出接口，支持 12/14/16 位输出格式，数据率最高 910 Mbps。
• 动态与直流精度 ：THD 低至 - 55 dBc，三阶互调失真（IMD3）-60 dBc；通道间增益匹配 ±0.5 dB（典型值）、±1 dB（最大值），输入参考噪声低至 0.63 nV/rtHz（LNA 增益 24 dB 时）。

2. 供电与功耗

• 供电范围 ：模拟电源（AVDD）3.15 V-3.6 V，5V 模拟电源（AVDD_5V）4.75 V-5.5 V，ADC 模拟电源（AVDD_ADC）1.7 V-1.9 V，数字电源（DVDD）1.7 V-1.9 V，解调数字电源（DVDD_LDO1/2）1.2 V-1.5 V。
• 功耗表现 ：支持低噪声、中功率、低功率三种模式，低噪声模式下每通道 158 mW（65 MSPS），低功率模式每通道 101 mW（40 MSPS），CW 模式仅 80 mW / 通道；支持部分断电与完全断电模式，完全断电功耗 0.7 mW / 通道。

3. 封装与环境适应性

• 封装类型 ：135 引脚 NFBGA（ZCF）封装，结到环境热阻（θJA）34.1 °C/W，结到板热阻（θJB）11.5 °C/W，散热性能优异。
• 可靠性 ：ESD 防护符合 HBM±1000 V、CDM±250 V 标准；最大结温 105°C，存储温度范围 - 55°C 至 150°C，满足工业级稳定运行需求。

4. 关键功能特性

• CW 多普勒功能 ：集成无源 CW 混频器，支持 16×/8×/4×/1× 时钟模式，相位分辨率 1/16λ，三阶 / 五阶谐波抑制 12 dB，1 kHz 偏移相位噪声 - 156 dBc/Hz。
• 数字解调 ：支持 1-32 倍抽取滤波，16×M 抽头 FIR 滤波器，LVDS 速率降低功能，内置 32 组预设配置文件 RAM，解调频率分辨率＜1 kHz。

三、工作模式与功能原理

1. 核心架构

采用 “模拟信号链 + ADC + 数字解调” 三级架构，八通道同步工作，共享时钟与同步信号；模拟部分实现信号放大、衰减与滤波，ADC 完成高速模数转换，数字部分支持 I/Q 解调、直流偏移去除与数据速率压缩，可灵活旁路或关闭以优化功耗。

2. 主要工作模式

模式	核心配置	关键参数	适用场景
脉冲波成像（TGC）	完整信号链（LNA+VCAT+PGA+LPF+ADC）	采样率 10-65 MSPS，噪声 0.63-1.16 nV/rtHz	超声成像、多通道数据采集
连续波多普勒（CWD）	LNA+CW 混频器 + 求和放大器	载波频率最高 8 MHz，动态范围 160 dBFS/Hz	血流速度检测、声纳信号处理
低功率模式	信号链功耗优化，PGA 钳位禁用	每通道 101 mW（40 MSPS），噪声 1.1 nV/rtHz	便携式设备、长时工作场景

3. 关键功能细节

• 增益与衰减控制 ：LNA 增益通过寄存器配置，VCAT 由 0-1.5 V 差分电压控制，实现 40 dB 线性衰减；PGA 支持 24/30 dB 增益，搭配数字增益微调（0-6 dB，步长 0.2 dB）。
• 同步与校准 ：支持外部 TX_SYNC 同步触发，通道间孔径延迟匹配 ±150 ps；内置 DC 偏移校正电路，LNA/PGA 均支持高通滤波功能，抑制低频噪声。
• 测试与调试 ：提供多种 LVDS 测试模式（斜坡、全 1 / 全 0、自定义图案等），支持 PGA 输出测试与系数输出测试，便于系统调试。

四、应用场景与设计建议

1. 典型应用领域

• 医疗超声成像系统（B 超、彩色多普勒超声）、工业无损检测设备、水下声纳系统、多通道高精度数据采集设备。

2. 设计关键要点

• 电源设计 ：模拟与数字电源独立布线，每个电源引脚就近并联 0.1 μF 陶瓷电容与 10 μF 钽电容；AVDD_5V 需远离敏感输入引脚，避免噪声耦合。
• 输入与时钟设计 ：模拟输入 AC 耦合（≥0.1 μF），INM 引脚旁路电容≥15 nF；ADC 与 CW 时钟需低抖动，支持 LVDS/LVPECL/CMOS 输入，多器件同步建议使用时钟树分配。
• 布线与散热 ：PCB 采用多层板设计，INP/INM/ACT 引脚下方避免电源平面；LVDS 信号线阻抗控制（100 Ω），长度匹配误差＜3.81 mm；裸露焊盘焊接至接地平面，通过散热过孔增强散热。
• 功耗优化 ：根据应用场景选择功率模式，闲置通道通过寄存器独立断电；CW 模式下可关闭 VCAT 与 PGA，进一步降低功耗。