ADS4128 12 位 200 MSPS 超低功耗模数转换器技术规格与应用总结

该ADS4128是一款 12 位模数转换器 （ADC），采样率高达 200 MSPS。该器件采用创新的设计技术来实现高动态性能，同时 在1.8 V电源下功耗极低。该设备非常适合多载波， 宽带宽通信应用。

该ADS4128具有精细增益选项，可用于在较低的 满量程输入范围，尤其是在高输入频率下。它包括直流偏移校正 循环，可用于取消ADC失调。在较低采样率下，ADC自动 以缩小功率运行，性能不会降低。

该ADS4128采用紧凑的VQFN-48封装，额定为： 工业温度范围（–40°C 至 85°C）。
*附件：ads4128.pdf

特性

• 最大采样率：200 MSPS
• 1.8V 单电源的超低功耗：
  • 200 MSPS 时为 230 mW 总功率
• 高动态性能：
  • 信噪比：170 MHz时为69 dBFS
  • SFDR：170 MHz时为85 dBc
• 带采样率的动态功率缩放
• 输出接口：
  • 双倍数据速率 （DDR） LVDS，具有可编程摆幅和强度
    • 标准摆幅：350 mV
    • 低摆幅：200 mV
    • 默认强度：100-Ω终止
    • 2× 强度：50-Ω端接
  • 还支持 1.8V 并行 CMOS 接口
• 可编程增益高达6 dB，用于SNR和
  SFDR权衡
• 直流偏移校正
• 支持低至200mV的低输入时钟幅度聚丙烯
• 封装：7.00 mm × 7.00 mm VQFN-48

参数

方框图

一、产品概述

ADS4128 是德州仪器（TI）推出的高速度、低功耗模数转换器（ADC），核心优势为 200 MSPS 超高采样率、超低功耗与优异的动态性能，专为无线通信基础设施、软件无线电（SDR）、功率放大器线性化等高速宽带通信应用设计。器件采用 12 位分辨率架构，集成可编程增益、直流偏移校正功能，支持 DDR LVDS 与并行 CMOS 双输出接口，文档版本为 SBAS578A，发布于 2012 年 5 月，2016 年 1 月修订，采用 48 引脚 VQFN 封装，工作温度范围 - 40°C 至 85°C。

二、核心参数与性能特性

1. 基础规格

• ADC 性能 ：12 位分辨率，DNL±0.2 LSB，INL±0.5 LSB；输入失调误差 ±15 mV，失调温度系数 0.003 mV/°C；增益误差 ±1% FS，增益温度系数 0.001 Δ%/°C。
• 动态性能 ：170 MHz 输入时 SNR 达 69 dBFS、SFDR 85 dBc、THD 83 dBc；支持 0-6 dB 可编程增益（0.5 dB 步进），10 MHz 输入时 SFDR 可达 87 dBc；模拟输入带宽 550 MHz，支持最高 400 MHz 大信号输入、800 MHz 小信号输入。
• 接口特性 ：支持 DDR LVDS（标准摆幅 350 mV、低摆幅 200 mV）与 1.8 V 并行 CMOS 接口；SPI 串行编程接口，48 引脚 VQFN 封装（7mm×7mm）；采样时钟支持差分（正弦波 / LVPECL/LVDS）或单端（LVCMOS）输入，最低输入幅度 200 mVPP。

2. 供电与功耗

• 供电范围 ：模拟电源（AVDD）与数字电源（DRVDD）均为 1.7 V-1.9 V，标称 1.8 V 单电源供电。
• 功耗表现 ：200 MSPS 时总功耗仅 230 mW（含输出缓冲），LVDS 低摆幅模式下功耗更低；支持全局断电（10 mW）、待机（185 mW）与输出缓冲禁用三种低功耗模式，适配高速低功耗场景。

3. 封装与环境适应性

• 封装类型 ：48 引脚 VQFN（RGZ）封装，暴露热焊盘（连接 DRGND），结到环境热阻 27.9 °C/W，结到板热阻 5.4 °C/W，封装高度仅 1 mm，适合高密度高速 PCB 布局。
• 可靠性 ：ESD 防护（HBM 1000 V、CDM 500 V），存储温度范围 - 65°C 至 150°C，最大结温 125°C，满足通信设备长期稳定运行要求。

4. 关键功能特性

• 高速专用功能 ：支持动态功耗缩放（采样率降低时自动降功耗），内置直流偏移校正环路（±10 mV 校正范围，时间常数可编程）；过载恢复时间仅 1 个时钟周期，适配高速信号突发场景。
• 系统集成特性 ：支持二进制补码与偏移二进制两种数据格式；内置测试模式（全 0 / 全 1 / 翻转 / 斜坡 / 自定义图案），便于系统调试；OVR 引脚实时指示输入超量程状态。

三、工作模式与功能原理

1. 核心架构

采用 “差分采样电路→流水线 ADC→数字功能模块（增益 / 偏移校正）→DDR 串行器→输出接口” 架构，默认启用低延迟模式（10 个时钟周期 latency），禁用后可开启增益与偏移校正功能（latency 提升至 16-17 个时钟周期）。

2. 主要工作模式

模式	核心配置	关键参数	适用场景
高速采样模式	最大 200 MSPS 采样率，低延迟模式启用	latency 10 个时钟周期，LVDS 输出	软件无线电、高速通信接收
性能优化模式	禁用低延迟模式，启用增益 / 偏移校正	增益 0-6 dB 可调，偏移自动校正	功率放大器线性化、精密测量
低功耗模式	全局断电 / 待机 / 输出缓冲禁用	功耗低至 10 mW，唤醒时间 5-500 μs	间歇采样、节能场景

3. 关键功能细节

• 增益与偏移控制 ：增益通过寄存器编程（0.5 dB 步进），满量程输入范围随增益变化（0 dB 时 2 VPP，6 dB 时 1 VPP）；偏移校正支持时间常数调整（1M-2G 时钟周期），可冻结校正结果。
• 输出接口 ：LVDS 模式下 2 位数据复用至 1 对差分引脚，时钟双沿采样；CMOS 模式支持 8-10 pF 负载，建议短距离传输（1-2 英寸）以减少噪声耦合。
• 时钟与采样 ：采样时钟占空比容忍范围宽（35%-65%），孔径抖动 100 fs rms，确保高速采样精度。

四、应用场景与设计建议

1. 典型应用领域

• 无线通信基础设施（5G/4G 基站）、软件无线电（SDR）、功率放大器（PA）线性化、高速数据采集系统、宽带信号监测设备。

2. 设计关键要点

• 电源设计 ：AVDD 与 DRVDD 建议分离供电，AVDD 采用低噪声 LDO，每路电源引脚就近并联 0.1 μF 陶瓷电容；若共享电源，需通过铁氧体磁珠与 PI 滤波隔离数字噪声。
• 输入与接地 ：模拟输入采用差分驱动，串联 5-15 Ω 电阻抑制寄生振荡，通过 VCM 引脚（0.95 V）提供共模偏置；PCB 采用单点接地，模拟区与数字区严格分区，热焊盘必须焊接至地平面。
• 时钟设计 ：优先采用低抖动差分时钟源（如 LVPECL），时钟输入通过 0.1 μF 电容交流耦合；高速采样时需控制时钟抖动，避免动态性能退化。
• 布线与防护 ：LVDS 信号线采用 100 Ω 差分阻抗匹配，减少反射；模拟输入线远离数字信号线，避免高频噪声耦合；闲置引脚按规格连接（如 SEN 接 AVDD、SCLK 接地）。