ADS5292 八通道 12 位高速 ADC 技术文档总结

采用CMOS工艺技术和创新电路技术，ADS5292为低 功率80MSPS 8通道ADC。低功耗、高信噪比、低SFR和稳定过载 恢复允许用户设计高性能系统。

ADS5292拥有一个数字处理模块，集成了多种常用的数字处理模块 用于提升系统性能的功能。它内置了一个数字滤波模块 消极滤波器（具有低通、高通和带通特性）。削减率为 也可以编程（按2、按4或按8）。这使得它在窄带应用中非常有用，其中 滤波器可以方便地用于提升信噪比和敲击谐波，同时 降低输出数据率。该设备包含一个平均模式，可实现两个通道（甚至两个通道） 四个信道）可以被平均以提升信噪比。
*附件：ads5292.pdf

串行LVDS输出减少接口线数，并支持最高系统 集成。每个通道ADC的数字数据可以通过一根或两根LVDS线输出 输出线路取决于ADC采样率。这种两线接口有助于保存串行数据 低速率，使得即使在高采样率下也能使用低成本的FPGA接收器。一个独特的 功能是可编程映射模块，允许输入通道间灵活映射 以及LVDS输出引脚。这大大减少了LVDS输出路由的复杂性，并且可以 通过减少PCB层数，可能导致系统板更便宜。

该设备集成了一个内部的参考，经过修剪以精确匹配各设备。 最佳性能预计通过内部参考模式实现。该装置可以是 也有外部推荐的驱动力。

该设备提供12毫米×12毫米80针QFP版本。其工作温度范围为–40°C至85°C。ADS5292完全是针脚对针的，寄存器与ADS5294兼容。

特性

• 最大采样率：80 MSPS/12位
• 高信噪比
  • 70 dBFS 信噪比，频率为 5 MHz/80 MSPS
  • 在5 MHz/80 MSPS和十倍振制滤波器 = 2时，信噪比为71.5 dBFS
  • 85 dBc SFDR，频率为5 MHz/80 MSPS
• 低功耗
  • 48 mW/CH，50 MSPS
  • 54毫瓦/CH，65 MSPS
  • 66 mW/CH，80 MSPS（每信道2根LVDS线）
• 数字处理模块
  • 可编程FIR消减滤波器及过采样以最小化
    谐波干扰
  • 可编程IIR高通滤波器以最小化直流偏移
  • 可编程数字增益：0 dB 至 12 dB
  • 2-或4-=通道平均
• 灵活串行LVDS输出：
  • 每个通道有一根或两根LVDS输出线，具体取决于ADC
    采样率
  • ADC输入通道与LVDS输出
    引脚之间的可编程映射简化了电路板设计
  • 验证
    FPGA/接收器数据捕获的多种测试模式
• 内部与外部参考
• 1.8伏低功耗工作
• 低频噪声抑制
• 在1个时钟周期内从6 dB超载中恢复
• 封装：12毫米×12毫米80针QFP

参数

ADS5292 是德州仪器（TI）推出的低功耗八通道 12 位高速模数转换器（ADC），最高采样率达 80 MSPS，集成丰富数字处理功能，适配超声成像、多通道数据采集、通信设备等场景，以高动态性能、灵活输出接口和低功耗为核心优势。

一、芯片基础信息与核心特性

1. 基础规格

• 文档与型号 ：文档编号 SLAS788B，2011 年 11 月发布、2012 年 7 月修订，与 ADS5294 引脚和寄存器完全兼容。
• 供电与温度 ：模拟电源（AVDD）和数字电源（LVDD）均为 1.7V-1.9V（典型 1.8V）；工作温度 - 40°C 至 85°C，存储温度 - 55°C 至 150°C。
• 封装形式 ：12mm×12mm 80 引脚 QFP 封装（带热焊盘），结到环境热阻 30.8°C/W，热焊盘需焊接至 PCB 接地平面以保障散热。

2. 核心性能指标

• 动态性能 ：80 MSPS 采样率下，5 MHz 输入信号的 SNR 典型值 70 dBFS，SFDR 达 85 dBc，THD 低至 81.5 dBc；开启 2 倍抽取滤波后 SNR 提升至 71.5 dBFS，IMD3 典型值 82 dBc。
• 精度指标 ：DNL±0.8 LSB，INL±1 LSB，无失码；通道间串扰低至 85 dB（近通道）、90 dB（远通道），6 dB 过载恢复时间仅 1 个时钟周期。
• 输入特性 ：差分输入范围 2 Vpp，共模电压 0.95V±0.05V；模拟输入带宽 550 MHz，支持高频信号欠采样；输入电阻 2 kΩ，输入电容 2.2 pF。
• 功耗优化 ：50 MSPS 时每通道功耗 48 mW，80 MSPS（2 线 LVDS 模式）时每通道 66 mW；支持完全掉电（功耗 50 mW）和部分掉电（功耗 175 mW）模式，唤醒时间分别为 100 μs 和 5 μs。

二、关键功能模块与工作原理

1. 核心功能模块

• 多通道架构 ：集成 8 个独立 12 位 ADC 通道，支持同步采样，通道间孔径延迟偏差 ±175 ps，确保多通道一致性。
• 数字处理模块 ：
  • 可编程抽取滤波器：支持 2/4/8 倍抽取，内置低通 / 高通 / 带通滤波器，可加载自定义系数，降低输出数据率并提升信噪比。
  • 数字增益控制：每通道独立配置 0 dB-12 dB 增益，适配小信号输入场景。
  • 通道平均功能：支持 2/4 通道数据平均，进一步优化 SNR。
  • 高通 IIR 滤波器：可编程截止频率，抑制 DC 偏移和低频噪声。
• 输出接口 ：支持 LVDS 1 线 / 2 线输出模式，1 线模式最高数据率 960 Mbps，2 线模式 480 Mbps；支持通道与输出引脚可编程映射，简化 PCB 布线。
• 辅助功能 ：内置多种测试模式（斜坡、PRBS、自定义固定码等），支持外部 / 内部参考电压切换，外部参考可通过 REFT/REFB 引脚或 VCM 引脚接入。

2. 工作原理

• 模拟信号经 8 个通道同步采样后，进入数字处理模块，可选择抽取滤波、增益调整、通道平均等处理；处理后的数据通过 LVDS 接口序列化输出，支持 12 位 / 14 位 / 16 位输出分辨率切换。
• 采样时钟支持单端（CMOS）或差分（LVPECL/LVDS）输入，采样触发沿为时钟上升沿，数据 latency 为 11 个时钟周期（1 线模式）或 15 个时钟周期（2 线模式）。

三、应用场景与设计建议

1. 典型应用

• 超声成像 ：多通道同步采样适配超声探头，低噪声和高频带宽满足成像分辨率需求。
• 通信设备 ：支持中频信号欠采样，数字滤波功能简化射频前端设计。
• 多通道数据采集 ：8 通道同步特性适配工业检测、医疗设备等多信号采集场景。

2. 设计注意事项

• 电源与接地 ：模拟地与数字地共地，各电源引脚就近并联 0.1 μF 去耦电容；热焊盘需通过过孔连接至 PCB 接地平面，保障散热。
• 时钟设计 ：推荐使用低抖动差分时钟（输入幅度 0.2 Vpp-1.6 Vpp），时钟占空比 35%-65%；高频场景（>30 MHz）优先采用差分时钟以提升 SNR。
• 输入匹配 ：模拟输入建议串联 5 Ω-15 Ω 电阻抑制寄生振荡，输入信号需差分驱动以提升抗干扰能力和偶数次谐波抑制。
• ESD 防护 ：芯片 ESD 额定值为人体放电模型（HBM）2000 V、带电器件模型（CDM）500 V，操作和存储时需采取防静电措施。

四、关键配置与操作要点

1. 核心功能配置

• 数字处理配置 ：通过寄存器选择抽取率（2/4/8）、滤波器类型（低通 / 高通 / 带通）、通道平均模式（2/4 通道）；每通道独立开启低中频噪声抑制（LFNS）和高通滤波器。
• 接口配置 ：选择 LVDS 1 线 / 2 线模式，配置数据格式（2 补码 / 偏移二进制）、位序（MSB/LSB 优先）；通过映射寄存器自定义输入通道与输出引脚的对应关系。
• 电源管理 ：支持全局掉电、部分掉电和单通道掉电，PDN 引脚可配置为部分 / 完全掉电控制端，适配不同功耗需求场景。

2. 典型操作流程

• 上电序列 ：同时为 AVDD 和 LVDD 供电，通过 RESET 引脚输入≥50 ns 高脉冲复位芯片，默认进入 12 位、1 线 LVDS 输出模式。
• SPI 配置 ：通过 SPI 接口（CSZ/SCLK/SDATA）读写寄存器，配置数字处理功能和接口参数；SPI 支持 24 位传输格式（8 位地址 + 16 位数据），最高时钟频率 15 MHz。
• 同步操作 ：SYNC 引脚可同步多芯片或多通道的滤波和测试模式，确保数据输出时序一致性。