DAC34H84 16 位四通道高速数字模拟转换器（DAC）产品总结

DAC34H84是非常低功耗、高动态范围、四通道、16位 采样率高达1.25 GSPS的数字转模拟转换器（DAC）。

该设备包含简化复杂发射架构设计的功能： 2倍到16倍数字插值滤波器，具有超过90 dB的阻带衰减，简化了数据 界面和重建滤镜。独立的复杂混频器允许灵活的载波布置。
*附件：dac34h84.pdf

高性能低抖动时钟倍增器简化了设备的时钟管理，无需 对动态范围有重大影响。数字正交调制器校正（QMC）使得 直接通道间增益、偏移、相位和群延迟的完整 IQ 补偿 上转换应用。

数字数据通过32位宽的LVDS数据总线输入设备，该总线带有片上 终止。宽总线允许处理非常高带宽的信号。该装置包括 包括先进先出（FIFO）、数据模式检查器和奇偶校验，以简化输入接口。接口还支持 多设备完全同步。

该装置被表征为在整个工业温度范围内的工作 可选择196球、12x12毫米、0.8毫米间距BGA封装。

DAC34H84非常低功耗，高带宽支持，串扰性能优越，动态性强 范围和功能非常适合下一代通信系统。

特性

• 极低功耗：1.4瓦，1.25 GSPS
• 多DAC同步
• 可选2倍、4倍、8倍、16倍插值滤镜
  • 阻带衰减>90 dBc
• 灵活片上复杂混音
  • 两台独立精细混音器，配备32位
    NCOs。
  • 节能粗搅拌器：± n×Fs/8
• 高性能、低抖动时钟倍增
  PLL
• 数字I和Q校正
  • 增益、相位、偏移和群延迟
    校正
• 数字逆Sinc滤波器
• 32位DDR灵活LVDS输入数据总线
  • 8 样本输入FIFO
  • 支持最高625 MSP的数据速率
  • 数据模式检查器
  • 奇 偶 校验
• 温度传感器
• 差分可扩展输出：10mA至30mA
• 196-球，12x12毫米NFBGA（绿色/无铅胶）

参数

方框图

一、产品概述

DAC34H84 是德州仪器（TI）推出的低功耗、高动态范围四通道 16 位 DAC，最高采样率达 1.25GSPS，专为蜂窝基站、分集发射、宽带通信等下一代高速通信系统设计。该器件集成丰富数字信号处理功能，支持多 DAC 精准同步，采用 32 位 LVDS 高速输入接口，工作温度覆盖工业级（-40°C 至 85°C），仅提供 196 球 NFBGA（12mm×12mm）封装，兼顾高密度集成与高性能需求。

二、核心技术参数

1. 基础性能指标

• 分辨率与精度 ：16 位分辨率，微分非线性（DNL）±2 LSB，积分非线性（INL）±4 LSB，确保全码范围单调性；
• 采样与带宽 ：最高 DAC 采样率 1.25GSPS（PLL 旁路模式），支持 2x/4x/8x/16x 插值滤波，阻带衰减＞90dBc；
• 功耗表现 ：1.25GSPS 模式下典型功耗 1.4W，掉电模式低至 150mW，支持多档功耗配置；
• 电源与封装 ：供电电压涵盖 1.2V（核心）与 3.3V（模拟 / IO），196 球 NFBGA 封装，引脚间距 0.8mm，暴露热焊盘优化散热。

2. 动态与信号性能

• 动态范围 ：1.25GSPS、20MHz 输出时无杂散动态范围（SFDR）典型值 73dBc，三阶交调失真（IMD3）78dBc；
• 噪声特性 ：10MHz 时噪声谱密度 160dBc/Hz，通道隔离度 95dBc，支持数字逆 sinc 滤波优化频率响应；
• 混频能力 ：内置两个独立 32 位 NCO 精细混频器与节能粗混频器（±n×Fs/8），支持灵活载波放置；
• 同步性能 ：支持多器件精准同步，时钟抖动低，PLL 锁定范围 3.3GHz~4.0GHz。

三、关键功能特性

1. 数字信号处理功能

• 插值与滤波 ：2x~16x 可编程插值滤波器，搭配 9 抽头逆 sinc 滤波器，降低后端模拟滤波压力；
• Quadrature 调制校正（QMC） ：支持四通道独立增益、相位、偏移及群延迟校正，消除调制失真，提升宽频带系统性能；
• 复杂混频 ：双路径独立精细混频器支持任意频率偏移，粗混频器降低功耗，两种模式按需切换；
• 数据校正 ：内置温度传感器、8 样本 FIFO 缓冲、数据模式检查器与奇偶校验功能，提升系统可靠性。

2. 接口与同步功能

• 高速输入接口 ：32 位 LVDS 总线（分 AB/CD 双 16 位通道），支持 DDR 模式，数据速率最高 625MSPS，内置 100Ω 终端电阻；
• 时钟与同步 ：低抖动 PLL 时钟倍频器，支持 PLL 旁路 / 使能两种模式，OSTR/SYNC 引脚实现多器件相位对齐，支持双同步源模式确保精准时序控制；
• 串行控制 ：3 线 / 4 线 SPI 兼容接口，支持寄存器读写，内置丰富报警监控功能（FIFO 碰撞、时钟丢失、PLL 失锁等）。

3. 灵活配置特性

• 输出调节 ：差分输出电流 10mA~30mA 可调，通过 BIASJ 引脚外接 1.28kΩ 电阻设定 30mA 满量程电流；
• 功耗模式 ：支持正常模式与掉电模式，掉电时各电源轨电流显著降低，可单独控制四通道睡眠状态；
• 参考源 ：内置 1.2V 基准源（可禁用），支持外部基准输入（0.6V~1.25V），EXTIO 引脚兼具参考输入 / 输出功能。

四、应用与设计要点

1. 典型应用场景

• 蜂窝基站（2G/3G/4G/LTE-Advanced）多通道发射链路；
• 宽带通信系统、多天线分集发射系统；
• 电压控制振荡器（VCO）调谐、高精度高速测试测量仪器。

2. 硬件设计建议

• 电源与去耦 ：1.2V 核心电源（DACVDD/DIGVDD/CLKVDD）与 3.3V 模拟 / IO 电源（AVDD/IOVDD/PLLAVDD）需独立供电，就近放置 0.1μF+1μF+10μF 多级去耦电容，模拟地与数字地采用单点连接或完整地平面；
• 时钟设计 ：PLL 模式需外接环路滤波器（推荐 1kΩ 电阻），建议使用低抖动时钟分配器件（如 CDCE62005），DACCLK 与 OSTR 信号需严格控制相位差；
• 布局规范 ：LVDS 信号线采用 50Ω 阻抗控制差分布线，模拟输出与数字信号线分开布局，暴露热焊盘焊接至地平面，避免跨分割区域布线；
• 负载驱动 ：输出端建议通过 RF 变压器匹配 50Ω 负载，支持 1:1 或 4:1 阻抗比配置，避免超出输出合规电压范围（-0.5V~0.6V）。

3. 接口与编程

• 数据接口 ：32 位 LVDS 输入分 AB/CD 双路径，支持字节 / 字宽模式，数据格式为偏移二进制或二进制补码，未使用引脚需接固定电平；
• 寄存器配置 ：通过 SPI 接口配置插值率、混频参数、QMC 校正系数等，支持软件复位与多模块同步，寄存器地址范围 0x00~0x7F；
• 同步配置 ：多 DAC 同步需启用双同步源模式，通过 OSTR（PLL 禁用）或 SYNC（PLL 启用）信号实现相位对齐，FIFO 读写指针独立复位确保时序一致性。

五、产品优势与选型适配

• 优势：四通道高密度集成设计，16 位高分辨率搭配 1.25GSPS 高速采样，集成双 NCO 混频与完整 QMC 校正，多器件同步能力强，功耗与性能均衡；
• 适配场景：适用于对通道密度、动态范围、采样速率要求严苛的高速通信系统，尤其适合基站多通道发射链路、宽带信号生成等场景，可直接替换同系列双路器件（如 DAC3482），兼容性强。