ADS58C48 四通道 11 位高速模数转换器（ADC）总结

该ADS58C48为四通道11位A/D转换器，采样率最高可达200 MSPS。它采用创新设计技术，在1.8V供电下极低功耗的同时，实现高动态性能。这使得它非常适合多载波宽带通信应用。

ADS58C48采用第三代*SNRBoost^3G^克服因量化噪声导致的信噪比限制的技术（针对奈奎斯特带宽，Fs/2<）。改进SNRBoost^3G^技术允许在宽带宽（最高60 MHz）范围内提升信噪比（SNR）。此外，分开SNRBoost^3G^*每个通道都可以编程系数。
*附件：ads58c48.pdf

该器件具备数字增益功能，可用于提升SFDR在较低全刻度输入范围内的性能。它包含一个直流偏移校正环路，可用于取消ADC偏移。

所有通道的数字输出均以DDR LVDS（双倍数据速率）形式输出，同时输出LVDS时钟。该接口的低数据率（400Mbps，采样率为200 MSPS）使得使用低成本的FPGA接收器成为可能。LVDS输出缓冲器的强度可提升至支持50欧姆差分终端。这使得输出时钟信号可以连接到两个具有有效50端端的接收芯片（例如GC5330的两个时钟端口）。

相同的数字输出引脚也可以配置为并行1.8伏CMOS接口。

它包含内部参考，而传统的参考引脚和相关的解耦电容已被取消。该装置在工业温度范围内（–40°C至85°C）内规范。

特性

• 最大采样率：200 MSPS
• 高动态性能
  • SFDR 82 dBc 在 140 MHz
  • 60 MHz 频段中 72.3 dBFS 信噪比，使用*SNRBoost^3G^*科技
• *SNRBoost^3G^*突出
  • 支持最高60 MHz的宽带宽
  • 可编程带宽 – 60 MHz、40 MHz、30 MHz、20 MHz
  • 频段内的平坦噪声底
  • 独立*SNRBoost^3G^*每个信道的系数
• 输出接口
  • 双倍数据率（DDR）LVDS，具备可编程摆幅和强度
    • 标准摆幅：350mV
    • 低摆幅：200mV
    • 默认力量：100 终结
    • 2倍强度：50 终端
  • 还支持 1.8V 并行 CMOS 接口
• 超低功率，单1.8V电源
  • 0.9W 总功率
  • 1.32 W 总功率（200 MSPS）*SNRBoost^3G^*在所有4个频道播出
  • 1.12 瓦总功率（200 MSPS），*SNRBoost^3G^*在两个频道播出
• 可编程增益最高可编程6dB，用于信噪比/SFDR权衡
• 直流偏移校正
• 支持低输入时钟幅度
• 80-TQFP套餐

参数

方框图