ADC12C105:高性能12位A/D转换器的深度剖析

电子说

1.4w人已加入

描述

 

在电子工程师的日常工作中,高性能的模拟 - 数字转换器(ADC)至关重要。今天我们就来详细探讨TI公司的ADC12C105,这是一款12位、95/105 MSPS的A/D转换器,具备众多出色特性。

文件下载:adc12c105.pdf

一、特性与应用

特性亮点

ADC12C105拥有1 GHz全功率带宽的内部参考和采样保持电路,能在较宽频率范围内保持良好性能。它功耗低,支持单+3.0V或+3.3V电源供电,还有掉电模式可进一步降低功耗。采用32引脚WQFN封装(5x5x0.8mm,0.5mm引脚间距),体积小巧,适合多种应用场景。
adc

应用领域广泛

它适用于高IF采样接收器、无线基站接收器等通信领域,能有效处理高频信号;在测试和测量设备、通信仪器以及便携式仪器中也能发挥重要作用,为这些设备提供高精度的模拟信号数字化转换。

二、关键规格参数

分辨率与转换速率

分辨率达12位,能实现高精度转换;转换速率最高可达105 MSPS,可快速处理大量数据。

动态性能指标

在不同输入频率下,其信噪比(SNR)和无杂散动态范围(SFDR)表现出色。例如,在$f_{IN}=240 MHz$时,SNR典型值为69 dBFS,SFDR典型值为82 dBFS。

功耗情况

功耗与电源电压有关,$V{A}=3.0 V$时典型功耗为350 mW,$V{A}=3.3 V$时典型功耗为400 mW。

三、详细功能描述

架构与工作原理

ADC12C105采用流水线架构和误差校正电路,能确保高性能转换。差分模拟输入信号被数字化为12位数据,用户可选择内部1.2V稳定参考或外部1.2V参考,外部参考会在片上进行缓冲。

输出与控制

输出字速率与时钟频率相同,模拟输入在时钟上升沿采样,数字数据经7个时钟周期的流水线延迟后输出。数字输出为CMOS兼容信号,由同步数据就绪输出信号(DRDY)同步。通过OF/DCS引脚可选择占空比稳定和输出数据格式(偏移二进制或二进制补码),PD引脚可控制掉电模式。

四、应用信息

工作条件

为保证ADC12C105正常工作,需满足以下条件:$2.7 V \leq V{A} \leq 3.6 V$,$2.4 V \leq V{DR} \leq V{A}$,$20 MHz \leq f{CLK } \leq 105 MHz$,参考电压$V{REF}=1.2 V$,输入共模电压$V{CM}=1.5 V$。

模拟输入

信号输入

ADC12C105有一对差分模拟输入引脚$V{IN}+$和$V{IN}-$,输入信号$V{IN}=\left(V{IN}+\right)-\left(V{IN}-\right)$。输入信号范围需注意,共模输入电压$V{CM}$应为1.5V,且模拟信号峰值不应超过2.6V或低于地电平。

驱动输入

输入有内部采样保持电路,可采用单端转差分转换电路驱动。对于低频应用,可使用差分放大器,但放大器需足够快以消除采样保持操作带来的充电干扰。为提高SFDR性能,应使用外部电阻和电容网络隔离充电干扰并过滤宽带噪声。

输入共模电压

输入共模电压$V{CM}$应在1.4V - 1.6V范围内,推荐使用$V{CMO}$引脚提供该电压。当$V{A}=3.6 V$时,需在$V{CMO}$引脚与AGND之间连接约1KΩ电阻以保持稳定性。

参考引脚

可使用内部或外部1.2V参考,$V{REF}$引脚需用0.1 µF电容旁路接地。参考旁路引脚$V{RP}$、$V{CMO}$和$V{RN}$需用低ESL电容旁路,避免参考振荡。

数字输入

数字输入包括CLK和PD引脚。CLK引脚控制采样时序,需稳定、低抖动的时钟信号,时钟线应在源端进行特性阻抗匹配。PD引脚控制掉电模式,高电平时进入掉电模式,功耗低,但输出数据在掉电模式下不确定。

数字输出

数字输出包括D0 - D11和DRDY引脚,输出为CMOS兼容信号。驱动高电容总线时需注意,大充电电流尖峰可能影响动态性能,可使用22Ω电阻串联在数据输出线以减少噪声。

五、电源与布局考虑

电源供应

电源引脚需用0.1 µF和100 pF陶瓷芯片电容旁路,模拟电源噪声应低于100 mVP - P。$V{DR}$引脚可为输出驱动器供电,电压范围为2.4V - $V{A}$,可降低功耗和噪声耦合。

布局与接地

为确保准确转换,需保持板上模拟和数字区域分开,ADC12C105置于两者之间。DRGND引脚不应与其他接地引脚靠近连接,模拟和数字电路应分离,时钟线应尽量短。同时,要注意电感和变压器的布局,避免磁耦合。

六、动态性能提升

要实现最佳动态性能,驱动CLK输入的时钟源需有陡峭的过渡区域且无抖动。可使用缓冲器隔离ADC时钟与数字电路,避免其他信号引入时钟抖动,影响SNR性能。

在实际应用中,电子工程师们需根据具体需求,充分考虑上述各方面因素,合理设计电路,以发挥ADC12C105的最佳性能。大家在使用这款转换器时,有没有遇到过什么特别的问题或者有独特的设计经验呢?欢迎在评论区分享交流。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分