高性能14位210 MSPS ADC—ADS5547的深度解析

 

在当今的电子设计领域，高性能模数转换器（ADC）的需求日益增长。德州仪器（TI）的ADS5547便是一款备受关注的产品，它以其卓越的性能和丰富的特性，为工程师们提供了强大的设计支持。本文将对ADS5547进行全面的解析，旨在帮助电子工程师更好地了解和应用这款ADC。

文件下载：ads5547.pdf

一、ADS5547概述

ADS5547是一款高性能的14位、210 MSPS A/D转换器，采用先进技术实现了卓越的功能和性能，同时有效减少了电路板空间的占用。它具备高模拟带宽和低抖动输入时钟缓冲器，能够在高输入频率下同时实现高信噪比（SNR）和高无杂散动态范围（SFDR）。此外，该器件还提供可编程增益选项，可在较低的满量程模拟输入范围内改善SFDR性能。

1.1 主要特性

• 高采样率：最大采样率可达210 MSPS，满足高速数据采集的需求。
• 高分辨率：14位分辨率，确保了高精度的数据转换。
• 低功耗：总功耗仅为1.23 W，有助于降低系统能耗。
• 多种输出选项：提供双数据速率（DDR）LVDS和并行CMOS输出选项，增强了设计的灵活性。
• 可编程增益：可编程增益高达6 dB，可根据不同应用场景优化SNR和SFDR性能。
• 低采样率模式：在较低采样率下可实现降功耗运行，且性能不受影响。
• 内部参考：内置参考，无需外部参考引脚和相关的外部去耦电容。

1.2 产品家族

ADS5547属于ADS系列ADC产品家族，该家族还包括不同采样率和分辨率的产品，具体如下表所示：	分辨率	210 MSPS	190 MSPS	170 MSPS
14 bit	ADS5547	ADS5546	ADS5545
12 bit	ADS5527		ADS5525

二、电气特性

2.1 模拟输入特性

• 差分输入电压范围：2 VPP，可适应较大范围的模拟输入信号。
• 差分输入电容：7 pF，对输入信号的影响较小。
• 模拟输入带宽：高达800 MHz，能够处理高频信号。
• 模拟输入共模电流：每个输入引脚的共模电流为342 µA。

2.2 参考电压特性

• 内部参考电压：内部参考底部电压V(REFB)为0.5 V，顶部电压V(REFT)为2.5 V。
• 内部参考误差：∆V(REF)为 -60 ± 25 60 mV，确保了参考电压的稳定性。
• 共模输出电压：VCM为1.5 V，可用于外部偏置模拟输入引脚。

2.3 直流精度特性

• 无失码：保证了数据转换的准确性。
• 差分非线性（DNL）：-0.95 至 2.5 LSB，确保了每个代码转换的线性度。
• 积分非线性（INL）：-5 至 5 LSB，保证了整个转换范围的线性度。
• 偏移误差：-10 至 10 mV，可通过校准进行补偿。
• 增益误差：由于内部参考引起的增益误差为 -3 ±1 3 %FS，排除内部参考误差后的增益误差为 -2 ± 0.5 2 %FS。

2.4 交流特性

• 信噪比（SNR）：在不同输入频率下表现出色，如在70 MHz中频时可达73.3 dBFS。
• 无杂散动态范围（SFDR）：在70 MHz中频、0 dB增益时可达85 dBc。
• 信号与噪声和失真比（SINAD）：反映了信号质量和失真程度。
• 谐波特性：包括二次谐波（HD2）、三次谐波（HD3）等，在不同频率下具有良好的抑制性能。
• 总谐波失真（THD）：在不同频率下的THD表现良好，确保了信号的纯净度。
• 有效位数（ENOB）：在70 MHz时可达11.3 至 11.8 bits，反映了ADC的实际性能。
• 双音互调失真（IMD）：在不同频率下的IMD表现良好，可有效抑制互调干扰。
• 交流电源抑制比（AC PSRR）：在30 MHz、200 mVpp信号下可达35 dBc，有效抑制电源波动对ADC性能的影响。
• 电压过载恢复时间：在6 dB过载情况下，恢复到最终值的1%仅需1个时钟周期。

三、数字特性和时序特性

3.1 数字特性

• 数字输入：高电平输入电压为2.4 V，低电平输入电压为0.8 V，确保了数字信号的可靠传输。
• 数字输出：CMOS模式下，高电平输出电压为3.3 V，低电平输出电压为0 V；LVDS模式下，高电平输出电压为1375 mV，低电平输出电压为1025 mV，输出差分电压为225 至 425 mV。

3.2 时序特性

• 孔径延迟：典型值为1.2 ns，确保了采样的准确性。
• 孔径抖动：典型值为150 fs rms，减少了采样误差。
• 唤醒时间：从待机模式恢复到有效数据输出的时间最大为100 µs。
• 延迟：为14个时钟周期，在设计系统时需要考虑该延迟对数据处理的影响。
• DDR LVDS模式和并行CMOS模式的时序参数：包括数据建立时间、数据保持时间、时钟传播延迟等，确保了数据的可靠传输和采集。

四、设备编程模式

ADS5547提供了多种可编程特性，可通过并行接口控制、串行接口编程或两者结合的方式进行配置。

4.1 并行接口控制

通过将RESET引脚拉高，使用DFS、MODE、SEN、SCLK和SDATA引脚直接控制ADC的某些模式。这种方式简单直观，适用于常用功能的控制，如待机模式、输出格式选择、参考模式选择等。

4.2 串行接口编程

将RESET引脚拉低，通过SEN、SDATA和SCLK引脚访问ADC的内部寄存器。在编程前，需要将内部寄存器复位到默认值，可通过在RESET引脚施加脉冲或设置寄存器0x6C中的位为高来实现。

4.3 并行接口和串行控制结合

为了增加配置的灵活性，可同时使用串行接口寄存器和并行引脚控制。在这种模式下，需要先将串行寄存器复位到默认值，并将RESET引脚拉低。并行接口控制引脚DFS和MODE的功能由相应的电压电平决定，其优先级由优先级表确定。

五、引脚配置

ADS5547提供了LVDS模式和CMOS模式两种引脚配置，不同模式下的引脚功能有所差异。

5.1 LVDS模式引脚配置

包括模拟电源引脚（AVDD）、模拟地引脚（AGND）、差分时钟输入引脚（CLKP、CLKM）、差分模拟输入引脚（INP、INM）、内部参考模式下的共模电压输出引脚（VCM）、电流设置电阻引脚（IREF）、复位引脚（RESET）、串行接口时钟输入引脚（SCLK）、串行接口数据输入引脚（SDATA）、串行接口使能输入引脚（SEN）、输出缓冲器使能输入引脚（OE）、数据格式选择输入引脚（DFS）、模式选择输入引脚（MODE）、差分输出时钟引脚（CLKOUTP、CLKOUTM）、差分输出数据引脚（DO_D1_P、DO_D1_M等）、超出范围指示引脚（OVR）、数字和输出缓冲器电源引脚（DRVDD）、数字和输出缓冲器地引脚（DRGND）等。

5.2 CMOS模式引脚配置

与LVDS模式类似，但输出时钟为单端CMOS输出（CLKOUT），输出数据为单端CMOS电平（DO、D1等）。此外，还有一个未使用的引脚（UNUSED）。

六、典型特性

文档中提供了大量的典型特性曲线，包括不同输入频率下的FFT图、互调失真（IMD）与频率的关系、SFDR与输入频率的关系、SNR与输入频率的关系、SNR与增益的关系、性能与电源电压的关系、性能与温度的关系、SNR与采样频率的关系、性能与输入幅度的关系、性能与时钟幅度的关系、性能与输入时钟占空比的关系、输出噪声直方图等。这些特性曲线有助于工程师了解ADS5547在不同工作条件下的性能表现，从而进行合理的设计和优化。

七、应用信息

7.1 工作原理

ADS5547基于开关电容技术，采用CMOS工艺制造，是一款低功耗的14位210 MSPS流水线ADC。它由外部输入时钟的上升沿触发转换过程，输入信号被采样保持后，通过一系列低分辨率阶段进行顺序转换，最终在数字校正逻辑块中组合输出。输出数据为14位，可选择DDR LVDS或CMOS格式，并采用二进制补码或偏移二进制编码。

7.2 模拟输入

• 输入架构：采用基于开关电容的差分采样保持架构，具有良好的交流性能，即使在高采样率和高输入频率下也能保持稳定。
• 偏置要求：INP和INM引脚需要在VCM引脚提供的1.5 V共模电压附近进行外部偏置，以确保正常工作。
• 驱动电路要求：为了获得最佳性能，建议在输入引脚之间使用外部R-C-R滤波器，以过滤采样电容切换引起的毛刺。同时，在每个输入线上使用15 Ω的串联电阻，以抑制封装寄生效应引起的振铃。在较高输入频率下，可使用5至10 Ω的较低串联电阻。此外，还需要为共模开关电流提供低阻抗路径。

7.3 参考

• 内部参考：在内部参考模式下，REFP和REFM电压由内部生成，VCM引脚输出1.5 V的共模电压，可用于外部偏置模拟输入引脚。
• 外部参考：在外部参考模式下，VCM引脚作为参考输入，强制在该引脚上的电压通过内部缓冲和增益1.33倍，生成REFP和REFM电压。此时，需要外部生成1.5 V的共模电压来偏置输入引脚。

7.4 低采样频率操作

在高采样频率下，ADS5547使用时钟发生器电路来推导ADC的内部时序，默认速度模式下可从210 MSPS降至50 MSPS。在低采样频率（低于50 MSPS）下，需要将ADC置于低速模式，可通过设置寄存器位或将SCLK引脚拉高来实现。

7.5 时钟输入

• 驱动方式：ADS5547的时钟输入可以采用差分（SINE、LVPECL或LVDS）或单端（LVCMOS）驱动方式，不同配置下性能差异较小。
• 共模电压设置：时钟输入的共模电压通过内部5 kΩ电阻设置为VCM，允许使用变压器耦合驱动电路或交流耦合方式。
• 性能建议：为了获得最佳性能，建议采用差分驱动方式，以减少对共模噪声的敏感性。同时，使用低抖动的时钟源，并对时钟源进行带通滤波，以减少抖动的影响。

7.6 可编程增益

ADS5547具有可编程增益功能，增益范围从0 dB到6 dB，以1 dB为步长。不同增益对应不同的满量程输入范围，可根据实际需求进行选择。在高IF情况下，可编程增益可显著改善SFDR性能，同时对SNR的影响较小。

7.7 电源管理

• 电源模式：ADS5547具有三种电源模式，包括全局待机、输出缓冲器禁用和输入时钟停止，可根据实际应用需求选择合适的模式以降低功耗。
• 电源缩放模式：在较低采样频率下，ADS5547可通过电源缩放模式实现降低功耗的同时保持性能不变。共有四种电源缩放模式，可通过串行接口寄存器位进行选择。
• 电源顺序：在电源上电时，AVDD和DRVDD电源可以按任意顺序上电，两者在器件内部是分离的，可使用单独的电源或同一电源。

7.8 数字输出

• 输出信息：ADS5547提供14位数据、与数据同步的输出时钟和超出范围指示器，当输出达到满量程限制时，超出范围指示器会变高。
• 输出接口：提供DDR LVDS和并行CMOS两种输出接口选项，可通过DFS引脚或串行接口寄存器位进行选择。
• LVDS输出特性：在DDR LVDS模式下，14个数据位和输出时钟以LVDS电平输出，两个连续的数据位在每个LVDS差分对上进行复用。LVDS缓冲器的输出电流可通过寄存器位进行编程，还可通过位实现电流加倍模式。此外，还提供内部终止选项，可通过寄存器位和进行编程，以提高信号完整性。
• CMOS输出特性：在并行CMOS模式下，14个数据输出和输出时钟以3.3 V CMOS电压电平输出。CMOS输出的功耗与采样频率和每个输出引脚的负载电容有关，可通过在每个输出线上使用串联电阻来减少开关噪声。

7.9 输出时钟和数据格式

• 输出时钟位置可编程：在LVDS和CMOS模式下，输出时钟的位置可以通过SEN引脚或串行接口寄存器位进行编程，以优化数据采集的设置和保持时间。
• 输出数据格式：支持2's补码和偏移二进制两种输出数据格式，可通过DFS引脚或串行接口寄存器位进行选择。

7.10 输出时序

在高采样频率下，ADS5547使用时钟发生器电路来推导ADC的内部时序，以确保最佳的设置和保持时间以及50%的输出时钟占空比。在80 MSPS至210 MSPS的采样频率范围内，输出时序参数具有良好的稳定性；在低于80 MSPS的采样频率下，设置和保持时间不随采样频率成比例变化，输出时钟占空比也会逐渐偏离50%。

7.11 电路板设计考虑

• 接地：使用单一接地平面，并对电路板的模拟、数字和时钟部分进行清晰的分区，可获得良好的性能。
• 电源去耦：由于ADS5547内部已经包含去耦电容，因此可以使用最少的外部去耦电容。建议在转换器电源引脚附近放置去耦电容，以过滤外部电源噪声。同时，建议使用单独的电源为模拟和数字电源引脚供电，以隔离数字开关噪声对敏感模拟电路的影响。
• 数据输出串联电阻：在每个输出线上使用50至100 Ω的串联电阻，并将其靠近转换器引脚放置，以隔离输出与大负载电容的影响，减少开关噪声。
• 散热垫：将封装底部的暴露散热垫焊接到接地平面上，以获得最佳的散热性能。

八、总结

ADS5547是一款功能强大、性能卓越的14位210 MSPS ADC，具有高采样率、高分辨率、低功耗、多种输出选项、可编程增益等优点。通过合理的应用和设计，它可以广泛应用于无线通信基础设施、软件定义无线电、功率放大器线性化、测试和测量仪器、高清视频、医学成像、雷达系统等领域。在使用ADS5547时，工程师需要根据具体的应用需求，合理选择配置选项，并注意电路板设计的细节，以充分发挥其性能优势。希望本文对电子工程师在设计和应用ADS5547时有所帮助。你在实际应用中是否遇到过类似ADC的设计挑战呢？欢迎在评论区分享你的经验和见解。