ADS5242：高性能4通道12位65MSPS ADC的深度剖析

 

在电子工程师的日常设计工作中，高性能的模数转换器（ADC）是不可或缺的关键组件。今天，我们就来深入探讨德州仪器（Texas Instruments）的ADS5242这款4通道、12位、65MSPS的ADC，看看它在设计上有哪些独特之处，又能为我们的项目带来怎样的优势。

文件下载：ads5242.pdf

一、核心特性亮点

1. 集成PLL与LVDS输出

ADS5242集成了锁相环（PLL），它能将输入的ADC采样时钟乘以12倍。这个高频的LVDS时钟在数据序列化和传输过程中发挥着重要作用。每个内部ADC的字输出可以选择以最高有效位（MSB）或最低有效位（LSB）优先的方式进行序列化和传输。除了四个数据输出外，还会传输位时钟和字时钟，其中位时钟的速度是采样时钟的6倍，而字时钟的速度与采样时钟相同。这种设计不仅提高了数据传输的效率，还增强了数据的准确性和稳定性。

2. 高分辨率与低功耗

它拥有12位的分辨率，并且没有丢失代码的问题，这意味着在转换过程中能够精确地表示模拟信号。在功耗方面，内部参考模式下的总功耗为660mW，外部参考模式下为594mW，这种低功耗特性使得它在对功耗要求较高的应用场景中表现出色。

3. 其他特性

采用CMOS技术，具备同时采样保持功能，在10MHz中频时具有70.8dBFS的信噪比（SNR），数字/模拟电源为3.3V，采用序列化LVDS输出，集成了帧和位模式，还可以选择将LVDS时钟输出电流加倍，有四种LVDS电流模式，引脚和格式与家族其他产品兼容，采用HTQFP - 64 PowerPAD™封装。

二、关键参数详解

1. 绝对最大额定值

在使用ADS5242时，必须严格遵守其绝对最大额定值。例如，模拟电源电压（AVDD）和LVDS电源电压（LVDD）的范围为 - 0.3V至 + 3.8V，外部参考引脚施加的电压范围为 - 0.3V至 + 2.4V等。超出这些额定值可能会导致器件永久性损坏，影响其可靠性。

2. 推荐工作条件

推荐的模拟电源电压（AVDD）和输出驱动器电源电压（LVDD）为3.0V至3.6V，典型值为3.3V。外部参考模式下的参考电压也有明确的范围要求，如REFT为1.825V至2V，REF为0.9V至1.075V等。这些参数的正确设置对于保证器件的性能至关重要。

3. 电气特性

直流精度

包括无丢失代码、差分非线性（DNL）、积分非线性（INL）、偏移误差、增益误差等参数。例如，DNL是指数字输出的任何单个LSB转换与模拟输入的理想1 LSB步长之间的偏差，如果器件声称没有丢失代码，意味着在整个工作范围内所有可能的代码（对于12位转换器，有4096个代码）都存在。

功率要求

内部参考模式下，模拟部分（AVDD）的功耗为500mW，输出驱动器（LVDD）的功耗为160mW，总功耗为660mW；外部参考模式下，总功耗为594mW。此外，还有总功率关断等不同模式下的功耗情况。

参考电压

内部参考电压VREFT为1.9V至2.0V，VREF为0.9V至1.0V，VCM为1.4V至1.5V等。这些参考电压的稳定性对于ADC的转换精度有着直接的影响。

4. 交流特性

交流特性主要包括无杂散动态范围（SFDR）、二阶谐波失真（HD2）、三阶谐波失真（HD3）、信噪比（SNR）、信噪失真比（SINAD）、有效位数（ENOB）等。例如，在不同的输入频率下，这些参数会有不同的表现，工程师需要根据具体的应用场景来评估这些参数是否满足要求。

三、引脚与接口设计

1. 引脚描述

ADS5242的引脚众多，每个引脚都有其特定的功能。例如，ADCLK是数据转换器时钟输入引脚，AVDD是模拟电源引脚，IN1P和IN1N是通道1的差分模拟输入引脚等。了解这些引脚的功能对于正确连接和使用器件至关重要。

2. 串行接口

串行接口的时钟输入频率（SCLK）为20MHz，数据以MSB优先的方式移入。同时，还有数据设置时间、数据保持时间等时序要求，这些要求确保了数据传输的准确性和稳定性。

四、工作原理剖析

1. 整体架构

ADS5242是一款4通道、高速的CMOS ADC，它由输入的高性能采样保持电路和12位ADC组成。四个通道由单个时钟ADCLK驱动，通过精心匹配的时钟缓冲树从输入时钟生成每个通道的采样时钟。内部的PLL从ADCLK生成12倍时钟用于序列化器，同时还输出6倍和1倍时钟用于数据捕获。

2. 模拟输入驱动

模拟输入通过两个600Ω电阻进行内部偏置，以实现交流耦合。建议在每个输入引脚串联一个大于20Ω的电阻，使用4pF的采样电容对输入进行采样。外部交流耦合电容的选择取决于所需的最低输入频率的衰减。

3. 输入过压恢复

ADS5242能够处理过压情况，当差分峰 - 峰值电压超过ADC满量程范围的两倍时，在输入从过载切换到零信号时，若输入共模电压与VCM相差不大（在标称值1.45V左右小于300mV），预计在三个时钟周期内恢复。在大多数应用中，当输入为幅度等于ADC差分满量程范围两倍的正弦波时，ADC输出通常在第二个时钟周期内恢复到满量程的1%以内。

4. 参考电路设计

参考电路设计对于保证增益匹配至关重要。使用单个内部参考电压缓冲器来匹配芯片内四个通道的参考电压，在生产过程中对每个芯片的参考电压进行微调，以确保不同芯片之间的参考电压匹配良好。通过在ISET引脚连接外部电阻到地来设置器件内部操作所需的所有偏置电流，建议外部电阻在规定值56.2kΩ的10%以内。

5. 时钟设计

四个通道由单个ADCLK输入驱动，使用时钟树网络为每个通道生成单独的采样时钟，以确保所有通道的孔径延迟和抖动相同。内部PLL用于生成具有50%占空比的内部时钟，同时还生成12倍时钟用于序列化器。输入ADCLK理想情况下应具有50%的占空比，但在实际布线过程中可能会发生偏差，此时内部PLL可以保证采样的准确性。

6. LVDS缓冲器

LVDS缓冲器有两个电流源，外部负载理想情况下为100Ω。它有四种电流设置，默认电流设置为3.5mA。数据以LSB优先的方式输出，通过寄存器编程可以改为MSB优先。序列化器还会传输1倍时钟和6倍时钟，用于同步数据捕获。此外，还可以通过寄存器设置启用去斜模式、同步模式和自定义模式。

7. 噪声耦合问题

高速混合信号对各种噪声耦合非常敏感，ADS5242采取了一系列措施来减少噪声耦合。例如，明确划分芯片的模拟和数字域，使用AVDD/AVSS表示模拟部分的电源和地，LVDD/LVSS表示数字部分的电源和地。同时，使用多个引脚驱动每个电源和地，以减小电源/地引脚的有效电感，从而更好地抑制噪声。

8. 掉电模式

ADS5242有掉电引脚PD，将PD拉高会使器件进入掉电模式，此时参考和时钟电路以及所有通道都将断电，器件功耗降至小于100mW。掉电模式下，内部驱动REF_T和REF_B的缓冲器处于三态，其输出被强制为大约等于AVDD电压的一半。从掉电模式恢复的速度取决于REF_T和REF_B引脚上的外部电容值。此外，还可以通过编程寄存器选择性地关闭单个通道。

9. 复位

在电源稳定后，需要给器件一个有效的复位脉冲，使所有内部寄存器复位到默认值0。如果不进行复位，某些寄存器在上电时可能处于非默认状态，这可能导致器件故障。复位有效时，所有通道输出“0”代码，但LVDS输出时钟不受复位影响。

五、典型应用场景

ADS5242适用于多种应用场景，如便携式超声系统、磁带驱动器、测试设备、光网络通信等。在这些应用中，它的高性能、低功耗和高集成度等特性能够充分发挥作用，为系统的稳定运行提供保障。

六、总结与思考

ADS5242作为一款高性能的ADC，在设计上充分考虑了工程师在实际应用中的需求。它的集成PLL、LVDS输出、低功耗等特性使其在众多ADC产品中脱颖而出。然而，在使用过程中，我们也需要注意其绝对最大额定值、推荐工作条件等参数，合理设计参考电路、时钟电路等，以确保器件的性能和可靠性。同时，对于噪声耦合、掉电模式和复位等问题，我们也需要采取相应的措施来避免潜在的问题。

各位工程师朋友们，在你们的项目中是否使用过类似的ADC呢？在使用过程中遇到过哪些问题？又是如何解决的呢？欢迎在评论区分享你们的经验和见解。